[發明專利]一種淺PN結擴散技術

有效

• 申請號: 201711442448.9
• 申請日: 2017-12-27
• 公開（公告）號: CN108091554B
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 黃福仁;黃賽琴;陳輪興;林吉申
• 申請（專利權）人: 福建安特微電子有限公司
• 主分類號: H01L21/223
• 分類號: H01L21/223;H01L21/263
• 代理公司: 福州智理專利代理有限公司 35208
• 代理人: 康永輝

本發明涉及一種半導體工藝中一種淺PN結形成技術,??即淺PN結擴散技術,所述的淺PN結擴散技術結合常規設備和工藝，采用先制備一層滿足一定厚度的薄二氧化硅阻擋層，再進行硼、磷等的擴散以形成淺PN結。

技術領域

本發明涉及一種半導體工藝中的熱擴散摻雜技術，具體的是涉及半導體工藝中一種淺PN結擴散技術。

背景技術

隨著集成電子技術的不斷進步，芯片的特征尺寸不斷的減小，從而面臨著不少挑戰，其中之一是淺PN結的摻雜技術。如深亞微米金屬氧化物半導體器件中源/漏區，特別是源漏延伸區的結深要求隨著柵長的縮減而不斷地減小以抑制逐漸增強的短溝道效應，同時相應的表面濃度隨之增加以減小源/漏區串聯電阻來提高電路速度。正如國際半導體協會(SIA)的超大規模集成電路發展要求書(Roadmap)中規定：技術水準為130nm，特征尺寸100nm的金屬氧化物半導體器件中源/漏延伸區的結深應為30-50nm,否則不能正常工作。按等比例縮小原則，0.18μm工藝超淺結深約為54±18nm，0.1μm工藝為30±10nm，隨著特征柵長的減小，對源/漏延伸區的工藝要求更加嚴格，如何制備結深很淺的源/漏延伸區成為其工藝技術中的一個重要問題。除集成電路器件之外，其它雙極型和MOS分立器件也有根據不同的特殊性能要求，需要結深很淺的結構，如何制備淺PN結(以下簡稱淺結，且PN結結深x_pn小于0.1μm）己成為半導體工藝技術的一個重要的問題。

發明內容

本發明的任務是提供半導體工藝中一種淺PN結形成技術--即淺PN結擴散技術,本發明的任務是通過如下技術方案來完成的: 所述的淺PN結擴散技術結合常規設備和工藝，采用先制備一層滿足一定厚度的薄二氧化硅阻擋層，再進行硼、磷等的擴散以形成淺PN結;所述的淺PN結擴散技術具體如下:

(a)、設計得到淺PN結結深的二氧化硅阻擋層厚度x_min,，式中D_SiO2為擴散雜質在二氧化硅中擴散系數、t為在擴散溫度下熱擴散時間，在后續的形成淺結的熱擴散時間為t+△t,即式中的擴散時間t加上保證淺結結深所需的擴散時間△t,△t≈t(x_pn/x_min)(D_SiO2/D_Si),式中x_pn為淺PN結結深、D_SiO2為在擴散溫度下擴散雜質在二氧化硅中擴散系數、D_Si為在擴散溫度下擴散雜質在硅中擴散系數;

(b)、要形成淺PN結的硅片上先生成符合(a)所要求的一層厚度為x_min的二氧化硅層后和固態擴散雜質源片(即Si片和BN片)相間放在石英舟上，放入石英管爐口通N₂預烘30分，后推入擴散爐恒溫區，恒溫時以垂直流方式通 N₂：O₂=8.8：1.8氣氛，在石英管進氣端加上石英散流板避免氣流噴射，能均勻地進入擴散區，例行地在石英舟兩頭放1-2片假片,氣流流量參照Re＝（D－μρ）/w≤15估算，式中：Re為雷諾系數；D為石英管直徑；μ為氣體流平均流速；ρ為氣體密度；w為氣體粘滯系數。