[發明專利]一種二次補償低溫漂的基準電流源

在審

• 申請號: 201711440084.0
• 申請日: 2017-12-27
• 公開（公告）號: CN107992158A
• 公開（公告）日: 2018-05-04
• 發明（設計）人: 朱明旺;李天望;姜黎
• 申請（專利權）人: 湖南國科微電子股份有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 北京弘權知識產權代理事務所(普通合伙)11363
• 代理人: 逯長明,許偉群

1.一種二次補償低溫漂的基準電流源，其特征在于，包括溫度特性曲線為下凹拋物線的第一補償電路、溫度特性曲線為上凸拋物線的第二補償電路，其中：

所述第一補償電路包括第一PTAT電流產生電路和第一CTAT電流產生電路，所述第一PTAT電流產生電路的輸出端與PMOS管M4的柵極連接、第一CTAT電流產生電路的輸出端與PMOS管M5的柵極連接，所述PMOS管M4和PMOS管M5的源極均與所述基準電流源的電壓源連接；

所述第二補償電路包括第二PTAT電流產生電路和第二CTAT電流產生電路，所述第二PTAT電流產生電路的輸出端與PMOS管M15的柵極連接、第二CTAT電流產生電路的輸出端與PMOS管M16的柵極連接，所述PMOS管M15和PMOS管M16的源極均與所述基準電流源的電壓源連接；

所述PMOS管M4、PMOS管M5、PMOS管M15和PMOS管M16的漏極均與NMOS管M22的漏極連接，所述NMOS管M22的柵極與其漏極連接，所述NMOS管M22的源極接地。

2.根據權利要求1所述的基準電流源，其特征在于，所述第一PTAT電流產生電路包括PMOS管M0、PMOS管M1、NMOS管M2、NMOS管M3以及第一電阻R0，其中：

所述PMOS管M0的源極和所述PMOS管M1的源極均與所述電壓源連接，所述PMOS管M0的柵極和所述PMOS管M1的柵極均與所述PMOS管M4的柵極連接，所述PMOS管M0的漏極分別與所述NMOS管M2的漏極和所述PMOS管M4的柵極連接，所述PMOS管M1的漏極分別與所述NMOS管M2的柵極、所述NMOS管M3的柵極和所述NMOS管M3的漏極連接；

所述NMOS管M2的源極與所述第一電阻R0的一端連接，所述第一電阻R0的另一端接地，所述NMOS管M3的源極接地。

3.根據權利要求1或2所述的基準電流源，其特征在于，所述第一CTAT電流產生電路包括PMOS管M6、PMOS管M7、NMOS管M8、NMOS管M9以及NMOS管M10，其中：

所述PMOS管M6的源極和所述PMOS管M7的源極均與所述電壓源連接，所述PMOS管M6的柵極和所述PMOS管M7的柵極均與所述PMOS管M5的柵極連接，所述PMOS管M6的漏極與所述NMOS管M8的漏極連接，所述PMOS管M7的漏極分別與所述PMOS管M5的柵極和所述NMOS管M9的漏極連接；

所述NMOS管M8的柵極分別與其漏極和所述NMOS管M9的柵極連接，所述NMOS管M8的源極接地，所述NMOS管M9的源極與所述NMOS管M10的漏極連接；

所述NMOS管M10的柵極分別與所述PMOS管M5的柵極、所述PMOS管M6的柵極、所述PMOS管M7的柵極以及所述PMOS管M7的漏極連接，所述NMOS管M10的源極接地。

4.根據權利要求1所述的基準電流源，其特征在于，所述第二PTAT電流產生電路包括PMOS管M11、PMOS管M12、NMOS管M13、NMOS管M14以及第二電阻R1，其中：

所述PMOS管M11的源極和所述PMOS管M12的源極均與所述電壓源連接，所述PMOS管M11的柵極和所述PMOS管M12的柵極均與所述PMOS管M15的柵極連接，所述PMOS管M11的漏極分別與所述NMOS管M13的漏極和所述PMOS管M15的柵極連接，所述PMOS管M12的漏極分別與所述NMOS管M13的柵極、所述NMOS管M14的柵極和所述NMOS管M14的漏極連接；

所述NMOS管M13的源極與所述第二電阻R1的一端連接，所述第二電阻R1的另一端接地，所述NMOS管M14的源極接地。