[發(fā)明專利]一種用于靜電保護PIN二極管及其制造方法

在審

• 申請?zhí)枺?/td>: 201711437810.3
• 申請日: 2017-12-26
• 公開（公告）號: CN108321210A
• 公開（公告）日: 2018-07-24
• 發(fā)明（設計）人: 魏鴻基;孫帆;陳國基;何湘陽
• 申請（專利權）人: 廈門市三安集成電路有限公司
• 主分類號: H01L29/868
• 分類號: H01L29/868;H01L29/20;H01L21/329;H01L27/02
• 代理公司: 廈門市首創(chuàng)君合專利事務所有限公司 35204
• 代理人: 張松亭

本發(fā)明涉及半導體制造領域，特別涉及一種用于靜電保護PIN二極管及其制造方法。用于靜電保護PIN二極管，從下至上依次包括：半導體襯底、生長在所述半導體襯底上的砷化鎵外延層和設置在所述砷化鎵外延層上的金屬層；其特征在于，所述砷化鎵外延層為PIN結構，從下至上依次包括n⁺GaAs外延層、i^?GaAs外延層和p⁺GaAs外延層；所述i^?GaAs外延層生長為摻雜濃度為5×10¹⁶～5×10¹⁷原子每立方厘米、摻雜厚度為1000～3000埃米的n^?GaAs外延層。本發(fā)明還提供一種用于靜電保護PIN二極管的制造方法。本發(fā)明通過調節(jié)注入的摻雜濃度及摻雜厚度，可實現(xiàn)結電容可控，從而有效地抑制結電容對信號的干擾。

技術領域

本發(fā)明涉及半導體制造領域，特別涉及一種用于靜電保護PIN二極管及其制造方法。

背景技術

靜電在自然界時刻都存在，當芯片的外部環(huán)境或者芯片內部積累的靜電荷，通過芯片的管腳流入或流出芯片內部時，瞬間產(chǎn)生的電流或電壓，就會損壞集成電路，使芯片功能失效。參見圖1所示，通常，在集成電路中，往往采用并聯(lián)PIN二極管結構作為靜電保護結構。但是，PIN二極管的p⁺GaAs—i^-GaAs—n^-GaAs結構存在結電容，正常信號可從該電容流過，從而干擾信號的傳輸；而該結電容大小由i^-GaAs厚度決定，i^-GaAs厚度又由其設計BV(擊穿電壓)大小決定，因此當BV(擊穿電壓)決定后PIN結構的電容就基本固定無法調節(jié)。

發(fā)明內容

本發(fā)明的目的在于克服現(xiàn)有技術的不足，提出一種用于靜電保護PIN二極管及其制造方法，通過將i^-GaAs外延層生長成摻雜濃度為5×10¹⁶～5×10¹⁷原子每立方厘米、摻雜厚度為1000～3000埃米的n^-GaAs外延層，使得BV(擊穿電壓)可以通過調節(jié)摻雜濃度和n^-GaAs的厚度來調整；進而實現(xiàn)結電容可控，有效地抑制結電容對信號的干擾。

本發(fā)明解決其技術問題所采用的技術方案是：

一種用于靜電保護PIN二極管，從下至上依次包括：半導體襯底、生長在所述半導體襯底上的砷化鎵外延層和設置在所述砷化鎵外延層上的金屬層；所述砷化鎵外延層為PIN結構，從下至上依次包括n⁺GaAs外延層、i^-GaAs外延層和p⁺GaAs外延層；所述i^-GaAs外延層生長為摻雜濃度為5×10¹⁶～5×10¹⁷原子每立方厘米、摻雜厚度為1000～3000埃米的n^-GaAs外延層。

優(yōu)選的，所述砷化鎵外延層采用金屬有機化合物氣相外延技術MOCVD在所述半導體襯底上生長。

優(yōu)選的，所述半導體襯底為n型砷化鎵襯底。

優(yōu)選的，所述n型砷化鎵襯底采用氫化物氣相外延HVPE生長技術制備。

一種用于靜電保護PIN二極管的制造方法，包括以下步驟：

1)采用氫化物氣相外延HVPE生長n型砷化鎵襯底；

2)采用金屬有機化合物氣相外延技術MOCVD在所述n型砷化鎵襯底上生長砷化鎵外延層，所述砷化鎵外延層為PIN結構，從下至上依次包括n⁺GaAs外延層、i^-GaAs外延層和p⁺GaAs外延層；所述i^-GaAs外延層生長為摻雜濃度為5×10¹⁶～5×10¹⁷原子每立方厘米、摻雜厚度為1000～3000埃米的n^-GaAs外延層；