[發明專利]高K介質溝槽橫向超結雙擴散金屬氧化物寬帶隙半導體場效應管及其制作方法

有效

• 申請號: 201711437748.8
• 申請日: 2017-12-26
• 公開（公告）號: CN108198850B
• 公開（公告）日: 2020-08-21
• 發明（設計）人: 段寶興;曹震;師通通;楊鑫;楊銀堂
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 胡樂

本發明提出了一種高K介質(High?K Dielectric Pillar，HK)溝槽橫向超結雙擴散金屬氧化物寬帶隙半導體場效應管(SJ?LDMOS)及其制作方法。該器件主要是在SJ?LDMOS器件的漏端區域形成具有深溝槽的高K介質層，深溝槽的高K介質層下端深入器件襯底上的外延層，上端與器件表面的漏電極相連接。在器件關斷時高K介質層上具有均勻的電場從而可以調制器件的體內的電場分布，降低了器件漏端的縱向高峰電場，優化了器件的縱向電場分布；同時，高K介質層與寬帶隙半導體材料襯底形成MIS電容結構，器件關斷時能夠有效地輔助耗盡襯底中的電荷，從而進一步優化了器件擊穿電壓與比導通電阻之間的矛盾關系。

技術領域

本發明涉及功率半導體器件領域，特別是涉及一種橫向超結雙擴散金屬氧化物半導體場效應管。

背景技術

寬帶隙半導體材料具有大的禁帶寬度、高臨界擊穿電場、高熱導率和高電子飽和漂移速度等特點，因此其在大功率、高溫以及高頻的電力電子領域有非常廣闊的應用前景。目前在以寬帶隙半導體(典型SiC)為襯底的場效應管中，以橫向雙擴散MOS(LateralDouble-diffused MOS，簡稱LDMOS)為代表的橫向功率器件廣泛應用在高壓集成電路(HighVoltage Integrated Circuit，簡稱HVIC)和智能功率集成電路(Smart Power IntegratedCircuit，簡稱SPIC)中。為了進一步優化LDMOS器件中擊穿電壓(Breakdown Voltage，簡稱BV)和比導通電阻(Specific On Resistance，簡稱R_ON,sp)的矛盾關系。將超結(SuperJunction，簡稱SJ)技術用于LDMOS形成SJ-LDMOS結構打破了傳統功率MOS器件的極限關系。然而在寬帶隙半導體SJ-LDMOS實現的過程中遇到了許多問題，包括襯底輔助耗盡效應SAD(Substrate Assisted Depletion)等問題。隨之國際上提出了一些消除SAD的器件結構，其中采用緩沖層結構的Buffered SJ-LDMOS器件能夠有效地消除器件本身的SAD問題。然而隨著SJ-LDMOS器件漂移區長度的增加，在器件表面電場采用降低表面電場(Reduced SurfaceField，簡稱RESURF)等技術優化的條件下，器件的縱向電場分布并沒有優化，從而限制了SJ-LDMOS器件的BV。

由于橫向功率器件的耐壓是由橫向和縱向電場綜合決定的，為了提高SJ-LDMOS的擊穿電壓，器件的橫向電場和縱向電場需要同時優化。目前，優化SJ-LDMOS器件縱向電場的技術較少。

發明內容

本發明提出了一種高K介質(High-K Dielectric Pillar，HK)溝槽橫向超結雙擴散金屬氧化物寬帶隙半導體場效應管，旨在優化SJ-LDMOS器件擊穿電壓與比導通電阻的矛盾關系。

本發明的技術方案如下：

高K介質溝槽橫向超結雙擴散金屬氧化物寬帶隙半導體場效應管，包括：

半導體材料的襯底；

在襯底上生長的外延層；

在所述外延層上形成的基區和緩沖層；緩沖層摻雜的濃度與緩沖層厚度的乘積滿足電荷平衡原理以消除襯底輔助耗盡效應；

在所述緩沖層上形成的超結漂移區，超結漂移區由若干相間排列的N柱和P柱構成；

在所述基區上臨近超結漂移區的一側形成的源區和溝道，在超結漂移區的另一側形成的漏區；

在基區中源區外側形成的溝道襯底接觸；

在源區和溝道襯底接觸表面短接形成的源電極；

對應于溝道形成的柵絕緣層以及柵電極；

在漏區上形成的漏電極；

其特殊之處在于：