[發(fā)明專利]一種可編程增益放大器

在審

• 申請(qǐng)?zhí)枺?/td>: 201711431388.0
• 申請(qǐng)日: 2017-12-26
• 公開（公告）號(hào): CN108365826A
• 公開（公告）日: 2018-08-03
• 發(fā)明（設(shè)計(jì)）人: 李虎彪
• 申請(qǐng)（專利權(quán)）人: 浙江禾川科技股份有限公司
• 主分類號(hào): H03G3/30
• 分類號(hào): H03G3/30
• 代理公司: 杭州千克知識(shí)產(chǎn)權(quán)代理有限公司 33246
• 代理人: 冷紅梅

本發(fā)明涉及一種可編程增益放大器，該可編程增益放大器中的乘法型DAC具有串行接口或并行接口，并利用乘法型DAC內(nèi)部的倒T形電阻網(wǎng)絡(luò)和運(yùn)算放大器組合而成，其中的乘法型DAC內(nèi)部的高精度權(quán)電阻網(wǎng)絡(luò)的反饋端為運(yùn)算放大器信號(hào)輸入端，參考端為運(yùn)算放大器的輸出反饋端。采用本發(fā)明，設(shè)計(jì)簡單且體積小，控制方便且精度高，使用靈活且成本低廉。

技術(shù)領(lǐng)域

本發(fā)明涉及一種可編程增益放大器。

背景技術(shù)

隨著計(jì)算機(jī)的應(yīng)用，為了減少硬件設(shè)備，可以使用可編程增益放大器(PGA:Programmable Gain Amplifier)，它是一種通用性很強(qiáng)的放大器，其放大倍數(shù)可以根據(jù)需要用程序進(jìn)行控制。采用這種放大器，可通過程序調(diào)節(jié)放大倍數(shù)，使A/D轉(zhuǎn)換器滿量程信號(hào)達(dá)到均一化，因而大大提高測量精度。所謂量程自動(dòng)轉(zhuǎn)換就是根據(jù)需要對(duì)所處理的信號(hào)利用可編程增益放大器進(jìn)行倍數(shù)的自動(dòng)調(diào)節(jié)，以滿足后續(xù)電路和系統(tǒng)的要求。

目前，可編程增益放大器有組合PGA和集成PGA兩種，組合PGA一般由運(yùn)算放大器、儀器放大器或隔離型放電器再加上一些其他附加電路組成，其工作原理是通過程序調(diào)整多路轉(zhuǎn)換開關(guān)接通的反饋電阻的數(shù)值，從而調(diào)整放大器的放大倍數(shù)，組合PGA設(shè)計(jì)靈活可以很容易的設(shè)計(jì)出各種放大倍數(shù)的PGA，但是其設(shè)計(jì)復(fù)雜，電路體積龐大，精度也不高。專門設(shè)計(jì)的可編程增益放大器電路即集成PGA，集成PGA電路的種類很多，如美國微芯Microchip公司生產(chǎn)的MCP6S21、MCP6S22、MCP6S26、MCP6S28系列，美國模擬儀器公司Analog Devices生產(chǎn)的AD8321等，都屬于可編程增益放大器，集成PGA使用簡單，體積小，精度高，但是成本昂貴特別是可多種增益選擇的PGA，導(dǎo)致了實(shí)際電路設(shè)計(jì)的局限性。

發(fā)明內(nèi)容

本發(fā)明的目的是提供既有組合PGA的設(shè)計(jì)靈活，成本低，又有集成PGA的使用簡單，體積小，精度高的優(yōu)點(diǎn)的一種可編程增益放大器的設(shè)計(jì)方法。

本發(fā)明采取的技術(shù)方案是：一種可編程增益放大器，其特征在于該可編程增益放大器由乘法型DAC和運(yùn)算放大器構(gòu)成，其中的乘法型DAC內(nèi)部的高精度權(quán)電阻網(wǎng)絡(luò)的反饋端為運(yùn)算放大器信號(hào)輸入端，參考端為運(yùn)算放大器的輸出反饋端。

所述的一種可編程增益放大器，其特征在于該可編程增益放大器中的乘法型DAC具有串行接口或并行接口，并由乘法型DAC內(nèi)部的倒T形電阻網(wǎng)絡(luò)和運(yùn)算放大器組合而成。

采取本發(fā)明具有如下有益效果：(1)設(shè)計(jì)簡單，體積大大縮小，只需要兩個(gè)芯片即可；(2)控制簡單，精度高，利用乘法型DAC內(nèi)部的高精度權(quán)電阻網(wǎng)絡(luò)保證增益精度，并且只需要控制DAC的D_n即可實(shí)現(xiàn)對(duì)增益的控制；(3)使用靈活，通過更改不同的乘法型DAC和運(yùn)算放大器可以組合成各種不同帶寬和不同增益級(jí)數(shù)的PGA，如DAC可選8位到16位；如果選用相同封裝的DAC和運(yùn)放，在修改PGA帶寬或增益級(jí)數(shù)時(shí)無需修改PCB，通過選用串行DAC或者并行DAC可以兼顧PCB體積和控制速度的需求(串行DAC體積小，并行DAC控制速度快)并可以對(duì)應(yīng)不同接口的單片機(jī)或控制器；(4)成本低廉，相同放大增益級(jí)數(shù)的情況下本方案遠(yuǎn)比集成PGA成本低廉。

附圖說明

圖1是本發(fā)明的12位乘法型DAC內(nèi)部電阻網(wǎng)絡(luò)結(jié)構(gòu)示意圖。

圖2是本發(fā)明的12位串行乘法型DAC內(nèi)部結(jié)構(gòu)圖。

圖3是本發(fā)明的12位并行乘法型DAC內(nèi)部結(jié)構(gòu)圖。

圖4是本發(fā)明的連接示意圖。

具體實(shí)施方式

下面結(jié)合具體的實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。

參照?qǐng)D1，該乘法型DAC屬于R-2R型DAC,即倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，

參照?qǐng)D2或圖3，該乘法型DAC可以為具有串行接口或并行接口的乘法型DAC。