[發明專利]瞬態電壓抑制器及其制造方法

有效

• 申請號: 201711423175.3
• 申請日: 2017-12-25
• 公開（公告）號: CN108198810B
• 公開（公告）日: 2023-09-19
• 發明（設計）人: 周源;郭艷華;李明宇;張欣慰
• 申請（專利權）人: 北京燕東微電子股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;張靖琳

1.一種瞬態電壓抑制器，其特征在于，包括：

第一電極和第二電極；

第一摻雜類型的半導體襯底，所述半導體襯底與所述第二電極相連；

第一摻雜類型的第一外延層，所述第一外延層設置于所述半導體襯底的第一表面以作為犧牲層；

第一摻雜類型的第二外延層，設置于所述半導體襯底的第一表面之上以覆蓋所述第一外延層；

多個第一摻雜區，各個所述第一摻雜區形成于所述半導體襯底內；

多個第二摻雜區，各個所述第二摻雜區形成于所述第二外延層內或穿過所述第二外延層與對應的所述第一摻雜區相連，

所述多個第一摻雜區、所述多個第二摻雜區、所述半導體襯底以及所述第二外延層用于形成雙向抑制電路，所述雙向抑制電路包括第一整流二極管、第二整流二極管、第一瞬態抑制二極管和第二瞬態抑制二極管，其中，所述第一整流二極管的陽極與所述第二整流二極管的陰極相連以作為所述第一電極，所述第一瞬態抑制二極管的陽極、所述第二瞬態抑制二極管的陽極以及所述第二整流二極管的陽極相連，所述半導體襯底作為所述第二瞬態抑制二極管的陰極，所述第一整流二極管的陰極與所述第一瞬態抑制二極管的陰極相連。

2.根據權利要求1所述的瞬態電壓抑制器，其特征在于，所述第二電極位于所述半導體襯底的第二表面，所述半導體襯底的所述第一表面和所述第二表面彼此相對。

3.根據權利要求1所述的瞬態電壓抑制器，其特征在于，所述多個第一摻雜區包括：

第二摻雜類型的第一埋層，所述第一埋層從所述第一外延層向所述半導體襯底內延伸，所述第一埋層的上表面包括第一區域和第二區域；以及

第一摻雜類型的第二埋層，所述第二埋層從所述第一埋層的上表面的所述第二區域延伸至所述第一埋層內部。

4.根據權利要求3所述的瞬態電壓抑制器，其特征在于，所述多個第二摻雜區包括：

第二摻雜類型的第一隔離區，所述第一隔離區從所述第二外延層表面延伸至所述第二外延層中以與所述第一埋層相連，所述第一隔離區和所述第一埋層在所述第二外延層中限定出第一隔離島和第二隔離島；

第一摻雜類型的第二隔離區，所述第二隔離區從所述第二外延層表面向所述第二隔離島內延伸并與所述第二埋層相連，所述第二隔離區和所述第二埋層在所述第二隔離島內進一步限定出第三隔離島；

第二摻雜類型的第一阱區，所述第一阱區從所述第二外延層表面延伸至所述第三隔離島內；

第一摻雜類型的第二阱區，所述第二阱區包括由所述第二外延層表面延伸至所述第一隔離島內的第一部分，所述第一電極、所述第二阱區的第一部分與所述第一阱區電相連。

5.根據權利要求4所述的瞬態電壓抑制器，其特征在于，所述第一隔離區至少包括第一部分、第二部分以及第三部分，

所述第一隔離區的第一部分、第二部分以及所述第一埋層在所述第二外延層中限定出所述第一隔離島，所述第一隔離島位于所述第一埋層的上表面的所述第一區域上方，

所述第一隔離區的第二部分、第三部分以及所述第一埋層在所述第二外延層中限定出所述第二隔離島。

6.根據權利要求4所述的瞬態電壓抑制器，其特征在于，所述第二阱區還包括第二部分，

所述第二阱區的第二部分形成于所述第二隔離區的上表面。

7.根據權利要求4所述的瞬態電壓抑制器，其特征在于，所述第一隔離區面向所述第二隔離島的內側面與所述第二隔離區至少部分接觸。

8.根據權利要求4所述的瞬態電壓抑制器，其特征在于，還包括絕緣層，所述絕緣層覆蓋所述第二外延層表面并在與所述第二阱區的第一部分和所述第一阱區對應的位置設有接觸孔，所述第一電極通過所述接觸孔將所述第二阱區的第一部分和所述第一阱區電相連。

9.根據權利要求1所述的瞬態電壓抑制器，其特征在于，所述第二外延層的摻雜濃度小于所述第一外延層的摻雜濃度。