[發(fā)明專(zhuān)利]改進(jìn)的電壓比較器

有效

• 申請(qǐng)?zhí)枺?/td>: 201711415601.9
• 申請(qǐng)日: 2017-12-25
• 公開(kāi)（公告）號(hào): CN108233900B
• 公開(kāi)（公告）日: 2019-07-19
• 發(fā)明（設(shè)計(jì)）人: 王釗
• 申請(qǐng)（專(zhuān)利權(quán)）人: 無(wú)錫中感微電子股份有限公司
• 主分類(lèi)號(hào): H03K5/24
• 分類(lèi)號(hào): H03K5/24
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

本發(fā)明提供一種電壓比較器，其包括：電流鏡電路、第三電阻、第四電阻、第一雙極型晶體管、第二雙極型晶體管、第二電流源和第三MOS晶體管。所述電流鏡電路具有很小的電流鏡電流復(fù)制的失配，具有很高的電流復(fù)制精度，這樣可以提高電壓比較器的內(nèi)參考電壓閾值的精度。

【技術(shù)領(lǐng)域】

本發(fā)明涉及電子電路技術(shù)領(lǐng)域，特別涉及一種改進(jìn)的電壓比較器。

【背景技術(shù)】

電流鏡被廣泛的應(yīng)用于各種模擬電路中，例如，產(chǎn)生電流偏置或者作為運(yùn)算放大器的負(fù)載。但是由于工藝偏差，會(huì)導(dǎo)致輸出電流不等于輸入電流，即表現(xiàn)為電流鏡的失配。

請(qǐng)參考圖1所示，其為現(xiàn)有技術(shù)中的一種電流鏡的電路示意圖，其包括PMOS(positive channel Metal Oxide Semiconductor)晶體管MP1和MP2，輸入電流源I1經(jīng)過(guò)電流鏡可以產(chǎn)生輸出電流Io。由于工藝偏差，導(dǎo)致在大批量生產(chǎn)時(shí)，PMOS晶體管MP1和MP2之間存在失配，使得有些芯片的輸出電流Io的電流值大于輸入電流源I1的電流值，而有些芯片的輸出電流Io的電流值小于輸入電流源I1的電流值。在一些應(yīng)用中希望輸出電流Io更加準(zhǔn)確的復(fù)制輸入電流源I1的電流值，例如，準(zhǔn)確的復(fù)制可以提高輸出電流的精度或者提高電壓比較器的內(nèi)參考電壓閾值的精度。

因此，有必要提供一種改進(jìn)的技術(shù)方案來(lái)減小電流鏡電流復(fù)制的失配問(wèn)題，進(jìn)而提高電壓比較器的內(nèi)參考電壓閾值的精度。

【發(fā)明內(nèi)容】

本發(fā)明的目的在于提供一種電壓比較器，其具有復(fù)制精度很高的電流鏡電路，從而可以提高電壓比較器的內(nèi)參考電壓閾值的精度。

為了解決上述問(wèn)題，本發(fā)明提供一種電壓比較器，其包括：電流鏡電路，其包括第一輸出端和第二輸出端；第三電阻；第四電阻；第一雙極型晶體管，其集電極與電流鏡電路的第一輸出端相連，其發(fā)射極與第三電阻的一端相連；第二雙極型晶體管，其基極與第一雙極型晶體管的基極相連，其集電極與電流鏡電路的第二輸出端相連，其發(fā)射極與第三電阻的另一端和第四電阻的一端相連，第四電阻的另一端接地；第二電流源，其輸入端作為電壓比較器的輸出端，其輸出端接地；第三MOS晶體管，其第一連接端與電源端相連，其第二連接端與第二電流源的輸入端相連，其柵極與第二雙極型晶體管的集電極相連。其中所述電流鏡電路包括第一MOS晶體管、第二MOS晶體管、第一電阻、第二電阻、第一可調(diào)電阻、第二可調(diào)電阻、開(kāi)關(guān)電路和校準(zhǔn)電路，所述第一電阻的一端與電源端相連，其另一端與所述第一MOS晶體管的第一連接端相連，所述第一MOS晶體管的第二連接端與所述第一可調(diào)電阻的一端相連，所述第一可調(diào)電阻的另一端與所述第二可調(diào)電阻的一端相連，所述第二可調(diào)電阻的另一端作為所述電流鏡電路的第一輸出端；所述第一MOS晶體管的控制端與第一可調(diào)電阻和第二可調(diào)電阻之間的連接節(jié)點(diǎn)相連；所述第二電阻的一端與所述電源端相連，其另一端與所述第二MOS晶體管的第一連接端相連，所述第二MOS晶體管的第二連接端作為所述電流鏡電路的第二輸出端，所述開(kāi)關(guān)電路包括第一開(kāi)關(guān)、第二開(kāi)關(guān)和第三開(kāi)關(guān)，所述第一開(kāi)關(guān)的一端與第二MOS晶體管的控制端相連，其另一端與第一可調(diào)電阻和第二可調(diào)電阻之間的連接節(jié)點(diǎn)相連；所述第二開(kāi)關(guān)連接于第二MOS晶體管的控制端和所述第一可調(diào)電阻的一端之間，第三開(kāi)關(guān)連接于第二MOS晶體管的控制端和第二可調(diào)電阻的另一端之間，所述校準(zhǔn)電路包括第一輸入端、第二輸入端、第一輸出端、第二輸出端、第三輸出端、第四輸出端和第五輸出端，其中，所述校準(zhǔn)電路的第一輸入端與所述第一電阻的另一端相連，其第二輸入端與所述第二電阻的另一端相連，其第一輸出端與第一開(kāi)關(guān)的控制端相連，其第二輸出端與第二開(kāi)關(guān)的控制端相連，其第三輸出端與第三開(kāi)關(guān)的控制端相連，其第四輸出端與第一可調(diào)電阻的調(diào)節(jié)端相連，其第五輸出端與第二可調(diào)電阻的調(diào)節(jié)端相連。