[發明專利]一種視頻流轉換方法

有效

• 申請號: 201711414579.6
• 申請日: 2017-12-25
• 公開（公告）號: CN108134912B
• 公開（公告）日: 2020-06-19
• 發明（設計）人: 桑明華;桂益俊;顧先軍
• 申請（專利權）人: 南京威翔科技有限公司
• 主分類號: H04N7/01
• 分類號: H04N7/01;H04N21/231;H04N21/234
• 代理公司: 常州佰業騰飛專利代理事務所(普通合伙) 32231
• 代理人: 張宇

1.一種視頻流轉換方法，其特征在于：包括如下步驟：

步驟1：建立視頻采集單元、視頻處理單元和外部緩存單元，視頻采集單元和外部緩存單元均連接視頻處理單元；

步驟2：在視頻處理單元中建立Cameralink接收處理模塊、內部緩存模塊、視頻仲裁處理模塊和標準格式視頻流發送驅動模塊；

步驟3：Cameralink接收處理模塊連接視頻采集單元，用于對來自視頻采集單元輸出的高速視頻流串行數據進行串并轉換，并按照Cameralink制式對高速視頻流串行數據進行解析，生成高速視頻流串行數據對應的每一幀圖像的視頻流信息，所述視頻流信息包括行同步信號、場同步信號和視頻數據；

步驟4：Cameralink接收處理模塊以幀為單位將視頻流信息傳輸給視頻仲裁處理模塊；視頻仲裁處理模塊并行執行視頻流信息的讀取和存儲操作，并采用流水線方式實現對視頻流信息的讀取和存儲，其步驟如下：

步驟S1：當視頻仲裁處理模塊需要向外部緩存單元存儲一幀圖像P1時，視頻仲裁處理模塊獲取圖像P1的視頻流信息，并通過以下步驟將該視頻流信息傳送給外部緩存單元：

步驟A：將外部緩存單元的存儲區分為兩個存儲區，這兩個存儲區對應的地址塊為A地址塊和B地址塊，視頻仲裁處理模塊判斷是否正在對A地址塊進行讀取操作：是，則選擇B地址塊進行存儲，并執行步驟B；否，則選擇A地址塊進行存儲，并執行步驟B；

步驟B：讀取圖像P1的場同步信號；

步驟C：視頻仲裁處理模塊等待并判斷圖像P1的場同步信號的上升沿是否有效：是，則執行步驟D；否，則執行步驟C；

步驟D：讀取圖像P1的一個行同步信號，視頻仲裁處理模塊等待并判斷圖像P1的行同步信號的上升沿是否有效：是，則執行步驟E；否，則執行步驟D；

步驟E：視頻仲裁處理模塊向內部緩存單元寫入步驟D中所述的行同步信號對應的視頻數據；

步驟F：步驟D中所述的行同步信號的地址累加，指向新的行同步信號，視頻仲裁處理模塊讀取內部緩存單元中存儲的視頻數據，并將該視頻數據存儲到外部緩存單元中；

步驟G：視頻仲裁處理模塊根據步驟F中指向的行同步信號的地址判斷是否達到一幀的行數：是，則執行步驟I；否，則執行步驟的D；

步驟I：更新外部緩存單元的地址塊；

步驟S2：當視頻仲裁處理模塊需要從外部緩存單元讀取一幀圖像P2時，視頻仲裁處理模塊從外部緩存單元兩個存儲區中，按堆棧原則讀取圖像P2的視頻流信息，其步驟如下：

步驟J：根據步驟A中將外部緩存單元的存儲區分為的兩個存儲區，視頻仲裁處理模塊判斷是否正在對A地址塊進行寫取操作：是，則選擇B地址塊進行讀取，并執行步驟L；否，則選擇A地址塊進行讀取，并執行步驟L；

步驟L：等待并判斷是否開始讀取圖像P2的視頻流信息：是，則執行步驟M；否，則執行步驟L；

步驟M：視頻仲裁處理模塊從外部緩存單元中讀取圖像P2的一個行同步信號對應的視頻數據，并向內部緩存模塊寫該視頻數據；

步驟N：步驟M中所述的行同步信號的地址累加，指向新的行同步信號，視頻仲裁處理模塊從內部緩存模塊中讀取步驟M中的視頻數據，并通過標準格式視頻流發送驅動模塊輸出該視頻數據；

步驟O：視頻仲裁處理模塊根據步驟N中指向的行同步信號的地址判斷是否到達一幀的行數：是，則執行步驟P；否，則執行步驟M；

步驟P：更新外部緩存單元的地址塊。

2.如權利要求1所述的一種視頻流轉換方法，其特征在于:在執行步驟2時，所述Cameralink接收處理模塊通過調用xilinx FPGA的Serdes原語對所述高速視頻流串行數據進行串并轉換。

3.如權利要求1所述的一種視頻流轉換方法，其特征在于:所述外部緩存單元為DDR3SDRAM存儲器。

4.如權利要求1所述的一種視頻流轉換方法，其特征在于:所述視頻仲裁處理模塊采用xilinx提供的IP核來實現DDR3 SDRAM存儲器的驅動。

5.如權利要求1所述的一種視頻流轉換方法，其特征在于:所述標準格式視頻流發送驅動模塊用于對DDR3緩存幀圖像進行讀取和分辨率轉換，將非標準的視頻流轉換為通用的視頻流標準格式，并發送給編碼器芯片進行編碼或發送給DSP進行處理。