[發明專利]采用不連續邊界結構的半導體基板

在審

• 申請號: 201711413616.1
• 申請日: 2017-12-24
• 公開（公告）號: CN109962037A
• 公開（公告）日: 2019-07-02
• 發明（設計）人: 張國飆
• 申請（專利權）人: 成都海存艾匹科技有限公司
• 主分類號: H01L23/13
• 分類號: H01L23/13;H01L23/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

為了降低異質外延的片中應力，本發明提出一種采用不連續邊界結構的半導體基板及其制造方法。通過在邊界區域的特定位置移除邊界結構，尤其是在邊角附近移除邊界結構，使在邊角附近的應力能釋放出來，從而避免了以邊角為起源的裂痕。

技術領域

本發明涉及集成電路領域，更確切地說，涉及異質外延生長晶圓，尤其涉及在襯底材料與外延材料晶格失配和/或熱失配時，降低異質外延片中應力的方法。

背景技術

氮化鎵（GaN）晶體管在發光二極管（LED）、電力電子（power electronics）、射頻電子（rf electronics）等領域有廣泛應用。由于氮化鎵襯底價格昂貴，工業界一直希望在硅襯底上通過異質外延生長氮化鎵薄膜來降低氮化鎵的產生成本。在本說明書中，由于氮化鎵器件（如氮化鎵二極管或氮化鎵晶體管）將形成在該層異質生長的氮化鎵薄膜中，因此該層氮化鎵薄膜被稱為氮化鎵基板。

硅襯底氮化鎵基板的缺陷密度很大。這是因為氮化鎵與硅的晶格常數和熱膨脹系數嚴重失配：氮化鎵的晶格常數為3.189，硅為5.43，兩者失配度為-16.9%；氮化鎵的熱膨脹系數為5.59x10^-6/K，硅為3.59 x10^-6/K，兩者失配度為36%。在硅襯底上高溫形成氮化鎵薄膜后，在晶圓冷卻時會產生嚴重的拉伸應力，從而造成氮化鎵薄膜中出現裂痕，該裂痕問題隨之氮化鎵基板的面積增大（或厚度增大）而變得更加嚴重。

為了解決硅和氮化鎵晶格失配和熱失配的問題，圖形化襯底（patternedsubstrate）提供了一種新的思路。如圖1所示，首先在硅襯底上形成網狀圖形10。由于網狀圖形將影響異質外延的生長，因此在網狀圖形10附近的氮化鎵薄膜中會形成潛在的缺陷點。在晶圓12冷卻過程中，這些潛在的缺陷點在受到拉伸應力時最有可能產生裂痕，從而避免在網狀圖形10內部隨機形成裂痕。采用圖形化襯底后，裂痕大多分布在網狀圖形10附近，網狀圖形10內部幾乎沒有裂痕。因此，網狀圖形10內部適合形成氮化鎵器件。相應地，位于網狀圖形10內部的氮化鎵基板被稱為器件區域14、14`、14`，包圍器件區域14的網狀圖形10為其邊界區域18，這在圖1中由虛線表示。在邊界區域18中，網狀圖形可以采用凹陷結構（concave）或凸起結構（convex）。它們合稱為邊界結構。

傳統的圖形化襯底中的邊界結構是連續的。尤其在在器件區域的邊角附近，由于連續的邊界結構限制應力的釋放，邊角附近的應力強度最大。因此，氮化鎵薄膜的裂痕一般都起源于邊角附近。如何降低器件區域邊角處的應力強度是一個急需解決的問題。

發明內容

本發明的主要目的是提供一種降低異質外延片中應力的方法。

本發明的另一目的是提供一種在不增加生產成本的前提下，降低異質外延片中應力的方法。

根據這些以及別的目的，本發明提出一種一種半導體晶粒，其特征在于含有：一襯底，以及至少一在該襯底上通過一異質外延生長的半導體基板；至少一器件區域，所述器件區域由一邊界區域包圍并含有所述半導體基板；所述邊界區域的襯底表面含有一不連續的邊界結構，所述器件區域不含有該邊界結構；所述器件區域構成一多邊形，在所述多邊形的至少一個邊角附近，所述邊界區域不含有所述邊界結構。

附圖說明

圖1是一種圖形化襯底的網狀圖形俯視圖（以往技術）。

圖2是第一種采用不連續邊界結構器件區域的俯視圖。

圖3是第二種采用不連續邊界結構器件區域的俯視圖。

圖4是第三種采用不連續邊界結構器件區域的俯視圖。

圖5A是圖2中采用不連續凹陷結構的器件區域沿XX`方向的截面圖；圖5B是該器件區域的第一實施例沿YY`方向的截面圖；圖5C是該器件區域的第二實施例沿YY`方向的截面圖。