[發明專利]一次性可編程非易失性熔絲存儲單元在審
| 申請號： | 201711405780.8 | 申請日： | 2017-12-22 |
| 公開（公告）號： | CN109961821A | 公開（公告）日： | 2019-07-02 |
| 發明（設計）人： | 洪根剛 | 申請（專利權）人： | 長鑫存儲技術有限公司 |
| 主分類號： | G11C17/16 | 分類號： | G11C17/16;G11C17/18 |
| 代理公司： | 北京市鑄成律師事務所 11313 | 代理人： | 張臻賢;武晨燕 |
| 地址： | 230000 安徽省合肥市*** | 國省代碼： | 安徽;34 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 熔絲存儲單元 非易失性 連接點 一次性可編程存儲器 一次性可編程 編程電壓 控制信號 柵極連接 預定時間段 邏輯電平 物理特性 源極連接 閾值電壓 漏極 掩膜 源極 制程 施加 輸出 | ||
1.一種一次性可編程非易失性熔絲存儲單元，其特征在于，包括：
PMOS晶體管，所述PMOS晶體管的柵極連接于編程電壓，所述PMOS晶體管的源極、漏極和N阱連接在一起，以形成第一連接點；
第一NMOS晶體管，所述第一NMOS晶體管的柵極連接于控制信號，所述第一NMOS晶體管的源極連接于所述第一連接點；
其中，當所述第一NMOS晶體管在所述控制信號的控制下被打開時，將大于閾值電壓的所述編程電壓施加到所述PMOS晶體管的柵極，并保持預定時間段，以改變所述PMOS晶體管的至少一個物理特性，并使所述第一連接點輸出的邏輯電平被改變。
2.根據權利要求1所述的熔絲存儲單元，其特征在于，所述熔絲存儲單元形成于CMOS工藝。
3.根據權利要求1所述的熔絲存儲單元，其特征在于，所述熔絲存儲單元還包括至少一個高壓保護晶體管，所述第一NMOS晶體管的源極通過所述高壓保護晶體管連接于所述第一連接點。
4.根據權利要求3所述的熔絲存儲單元，其特征在于，所述高壓保護晶體管包括第二NMOS晶體管。
5.根據權利要求4所述的熔絲存儲單元，其特征在于，所述第二NMOS晶體管的柵極連接于電源電壓，所述第二NMOS晶體管的源極連接于所述PMOS晶體管的漏極，所述第二NMOS晶體管的漏極連接于所述第一NMOS晶體管的源極。
6.根據權利要求1所述的熔絲存儲單元，其特征在于，所述第一NMOS晶體管的漏極和P阱連接在一起，以形成第二連接點，所述第二連接點接地。
7.根據權利要求1所述的熔絲存儲單元，其特征在于，所述熔絲存儲單元包括輸出端，所述輸出端連接于所述第一連接點。
8.根據權利要求1至7任一項所述的熔絲存儲單元，其特征在于，通過擊穿所述PMOS晶體管的柵氧化物以改變所述PMOS晶體管的至少一個物理特性。
9.根據權利要求8所述的熔絲存儲單元，其特征在于，所述閾值電壓為使所述PMOS晶體管的柵氧化物被擊穿的擊穿電壓。
10.一種一次性可編程非易失性熔絲存儲單元，其特征在于，包括：
NMOS晶體管，所述NMOS晶體管的柵極連接于編程電壓，所述PMOS晶體管的源極、漏極和P阱連接在一起，以形成連接點；
PMOS晶體管，所述PMOS晶體管的柵極連接于控制信號，所述PMOS晶體管的源極連接于所述連接點；
其中，當所述PMOS晶體管在所述控制信號的控制下被打開時，將大于閾值電壓的所述編程電壓施加到所述NMOS晶體管的柵極，并保持預定時間段，以改變所述NMOS晶體管的至少一個物理特性，并使所述連接點輸出的邏輯電平被改變。
11.一種一次性可編程非易失性熔絲存儲單元，其特征在于，包括：
PMOS晶體管，所述PMOS晶體管的柵極連接于編程電壓，所述PMOS晶體管的源極、漏極和N阱連接在一起，以形成連接點；
NMOS晶體管，所述NMOS晶體管的柵極連接于控制信號，所述NMOS晶體管的漏極連接于所述連接點；
其中，當所述NMOS晶體管在所述控制信號的控制下被打開時，將大于閾值電壓的所述編程電壓施加到所述PMOS晶體管的柵極，并保持預定時間段，以改變所述PMOS晶體管的至少一個物理特性，并使所述連接點輸出的邏輯電平被改變。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于長鑫存儲技術有限公司，未經長鑫存儲技術有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201711405780.8/1.html，轉載請聲明來源鉆瓜專利網。
