[發明專利]串聯供電電路、方法及計算設備

有效

• 申請號: 201711402438.2
• 申請日: 2017-12-21
• 公開（公告）號: CN109951068B
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 鄒桐;王利軍;詹克團
• 申請（專利權）人: 北京比特大陸科技有限公司
• 主分類號: H02M3/04
• 分類號: H02M3/04;G06F1/26
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 莊錦軍

本發明實施例公開了一種串聯供電電路、方法及計算設備。該串聯供電電路用于對N個待供電單元進行串聯供電，每個待供電單元分別具有第一電源電壓輸入端、第二電源電壓輸入端和接地端，經由第二電源電壓輸入端為每個待供電單元分別提供第二電源電壓，并且通過N個連接至外部電源的電源單元為同級待供電單元提供第一電源電壓。本發明實施例能夠顯著提升電源轉換效率，降低電路整體供電電流，節省器件的物料成本。

技術領域

本發明涉及集成電路芯片的電源供電技術，特別是涉及一種串聯供電電路、方法及計算設備。

背景技術

隨著云計算和服務器級別的大規模計算持續快速發展，以及全球對環境保護和節能意識的提升，能源使用效率變成了在硬件計算體系里一個非常重要的指標。

目前基于大規模集成電路的計算設備采用傳統并聯電源架構存在電流過大、能源使用效率低等顯著缺點，并且增加了芯片電路設計的要求和生產設計的成本。隨著半導體工藝的發展，芯片的工作電源電壓越來越低，工作電流越來越大，為了最大化電源的轉換效率，現有技術在印刷電路板(PCB)上開始采取芯片串聯的供電方式，即多組芯片采用相互串聯的方式，在電源輸入端和接地端之間形成多級串聯的電壓域。這種串聯供電架構可以有效地減小電路整體供電電流，提高電源轉換效率，并且可以降低電源轉換部分電路器件的成本。

但是，在計算機、服務器、顯卡或其他集成計算陣列中，在基于CPU/GPU的計算架構下使用這種串聯供電架構還存在一些難點。現有的計算架構下，有兩個不同電壓的主電壓源都存在較大的電流，例如VDD和VDDQ，現有的串聯供電架構無論是以VDD還是VDDQ作為電源主路徑，都無法同時對兩個電源路徑進行串聯供電。這是因為VDD和VDDQ存在固定的電壓差，如果兩個電壓在某一級上電壓可以協同，那就意味著在這一級的上一級或下一級兩者的電壓肯定無法正好配合給芯片供電。

因此，有必要設計一種新的優化的串聯供電方案，來進一步減少集成電路整體的供電電流，提升電源轉換效率，降低電路器件成本。

發明內容

為了解決上述問題，本發明提出一種串聯供電電路、方法及計算設備。

根據本發明一方面，提出一種串聯供電電路，所述串聯供電電路包括：

N個串聯連接的待供電單元，每個待供電單元分別具有第一電源電壓輸入端、第二電源電壓輸入端和接地端，第N級待供電單元的第二電源電壓輸入端連接第二電源供電端，第1級待供電單元的接地端連接地，每一級待供電單元的接地端與下一級待供電單元的第二電源電壓輸入端相連，從而經由第二電源電壓輸入端為每個待供電單元分別提供第二電源電壓；

與所述N個待供電單元對應的N個電源單元，所述電源單元的輸入端分別連接到外部電源，輸出端分別連接到對應的一個待供電單元的第一電源電壓輸入端，從而經由第一電源電壓輸入端為所連接的待供電單元提供第一電源電壓，其中，N為大于1的整數。

在一些實施方式中，所述第一電源電壓大于第二電源電壓。

在一些實施方式中，所述串聯供電電路中相鄰的兩個待供電單元之間分別串聯一個電平轉換單元，所述電平轉換單元用于在相連接的兩個待供電單元之間進行信號電平轉換。

在一些實施方式中，所述電源單元為DC-DC模塊。

根據本發明另一方面，提出一種串聯供電電路，所述串聯供電電路包括：