[發明專利]半導體結構及其制造方法

有效

• 申請號: 201711394962.X
• 申請日: 2017-12-21
• 公開（公告）號: CN109950314B
• 公開（公告）日: 2023-01-20
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路新技術研發(上海)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高磊;吳敏

一種半導體結構及其制造方法，所述制造方法包括：提供襯底和凸出于所述襯底的鰭部；在所述襯底上形成橫跨所述鰭部的柵極，所述柵極覆蓋所述鰭部的部分頂部和部分側壁；在所述柵極兩側的所述鰭部內形成凹槽；在所述凹槽內填充第一摻雜層，所述第一摻雜層內摻雜有N型離子或P型離子，且所述第一摻雜層頂部低于所述鰭部頂部；在所述第一摻雜層頂部形成填充滿所述凹槽的第二摻雜層，所述第二摻雜層內摻雜有N型離子或P型離子，所述第二摻雜層與所述第一摻雜層的摻雜離子類型相同，且所述第二摻雜層的離子摻雜濃度大于所述第一摻雜層的離子摻雜濃度。本發明能夠有效抑制半導體結構的短溝道效應，改善半導體結構的性能。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種半導體結構及其制造方法。

背景技術

隨著超大規模集成電路的發展，集成電路特征尺寸持續減小。為了適應特征尺寸的減小，在半導體結構制造中，MOSFET的溝道長度也相應不斷縮短。然而，隨著MOSFET的溝道長度的縮短，源極與漏極間的距離也隨之縮短，導致柵極對溝道的控制能力變差，使得短溝道效應(SCE：short-channel effects)更容易發生。

因此，為了更好的適應特征尺寸的減小，半導體制造工藝逐漸開始從平面MOSFET向具有更高功效的三維立體式的晶體管過渡，例如，鰭式場效應管(FinFET)。在FinFET中，柵極至少可以從兩側對鰭部進行控制，與平面MOSFET相比，柵極對溝道的控制能力更強，能夠減少短溝道效應的發生。

但是，現有技術制造的半導體結構的性能仍有待提高。

發明內容

本發明解決的問題是提供一種半導體結構及其制造方法，以抑制半導體結構的短溝道效應，從而改善半導體結構的性能。

為解決上述問題，本發明提供一種半導體結構的制造方法，包括：提供襯底和凸出于所述襯底的鰭部；在所述襯底上形成橫跨所述鰭部的柵極，所述柵極覆蓋所述鰭部的部分頂部和部分側壁；在所述柵極兩側的所述鰭部內形成凹槽；在所述凹槽內填充第一摻雜層，所述第一摻雜層內摻雜有N型離子或P型離子，且所述第一摻雜層頂部低于所述鰭部頂部；在所述第一摻雜層頂部形成填充滿所述凹槽的第二摻雜層，所述第二摻雜層內摻雜有N型離子或P型離子，所述第二摻雜層與所述第一摻雜層的摻雜離子類型相同，且所述第二摻雜層的離子摻雜濃度大于所述第一摻雜層的離子摻雜濃度。

可選的，所述第一摻雜層厚度與所述第二摻雜層厚度的比值為0.33～1。

可選的，所述第一摻雜層的厚度為

可選的，所述第二摻雜層的離子摻雜濃度與所述第一摻雜層的離子摻雜濃度的比值為1.2～2。

可選的，所述第二摻雜層的摻雜離子與所述第一摻雜層的摻雜離子相同。

可選的，所述第一摻雜層及所述第二摻雜層內摻雜有N型離子；所述第一摻雜層的N型離子摻雜濃度為5E20atoms/cm3～1.4E21atoms/cm3，所述第二摻雜層的N型離子摻雜濃度為1.8E21atoms/cm3～2.5E21atoms/cm3。

可選的，形成所述第一摻雜層與第二摻雜層的工藝步驟包括：采用第一選擇性外延工藝形成所述第一摻雜層；采用第二選擇性外延工藝形成所述第二摻雜層。

可選的，所述第一選擇性外延工藝提供第一摻雜源氣體，所述第二選擇性外延工藝提供第二摻雜源氣體；其中，所述第二摻雜源氣體與第一摻雜源氣體相同，且所述第二摻雜源氣體流量大于第一摻雜源氣體流量。

可選的，形成所述第一摻雜層的工藝步驟包括：形成填充滿所述凹槽的第一摻雜膜；刻蝕去除部分厚度的所述第一摻雜膜，使剩余第一摻雜膜頂部低于所述鰭部頂部，形成所述第一摻雜層。

可選的，采用干法刻蝕工藝去除部分厚度的所述第一摻雜膜。