[發明專利]一種半導體器件的制造方法

在審

• 申請號: 201711394911.7
• 申請日: 2017-12-21
• 公開（公告）號: CN109950246A
• 公開（公告）日: 2019-06-28
• 發明（設計）人: 李冠華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11529;H01L27/11531
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發明提供一種半導體器件的制造方法，包括：提供包括單元區和外圍區的半導體襯底，所述半導體襯底上由下至上依次形成有柵極材料層和核心材料層；圖案化所述核心材料層，以形成位于所述單元區的第一核心和位于所述外圍區的第二核心，所述第二核心的尺寸大于所述第一核心；在所述第一核心和所述第二核心的側壁上形成間隙壁；去除所述第一核心；以所述間隙壁和所述第二核心為掩膜執行刻蝕，以圖案化所述柵極材料層。本發明提供的半導體器件的制造方法，核心區和外圍區的圖案使用同一掩膜形成，既減少了使用掩膜的步驟，又簡化了制造工藝，并且避免了多次使用掩膜造成的套刻問題。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件的制造方法。

背景技術

隨著半導體制程技術的發展，在存儲裝置方面已開發出存取速度較快的快閃存儲器(flash memory)。快閃存儲器具有可多次進行信息的存入、讀取和擦除等動作，且存入的信息在斷電后也不會消失的特性，因此，快閃存儲器已成為個人電腦和電子設備所廣泛采用的一種非易失性存儲器。而NAND(與非門)快閃存儲器由于具有大存儲容量和相對高的性能，廣泛用于讀/寫要求較高的領域。

NAND快閃存儲器通常包括用于形成存儲單元的單元(cell)區和用于形成外圍電路的外圍(periphery)區。在NAND的制造工藝中，位于NAND器件的單元(cell)區的柵極(包括控制柵和浮柵) 與位于外圍區的選擇柵由于尺寸不一致，因而通常使用不同的掩膜工藝來制造，從而使工序復雜、成本高。此外，由于先后采用不同的掩膜工藝，在制造過程中還會帶來單元區與外圍區的套刻(overlay)的問題。

因此，為了解決上述問題，有必要提出一種新的半導體器件的制造方法。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明提供一種半導體器件的制造方法，所述方法包括：

提供包括單元區和外圍區的半導體襯底，所述半導體襯底上由下至上依次形成有柵極材料層和核心材料層；

圖案化所述核心材料層，以形成位于所述單元區的第一核心和位于所述外圍區的第二核心，所述第二核心的尺寸大于所述第一核心；

在所述第一核心和所述第二核心的側壁上形成間隙壁；

去除所述第一核心；

以所述間隙壁和所述第二核心為掩膜執行刻蝕，以圖案化所述柵極材料層。

示例性地，去除所述第一核心的步驟中不使用掩膜。

示例性地，所述外圍區包括低壓電路區和高壓電路區。

示例性地，所述半導體襯底的所述單元區和所述低壓電路區上形成有第一柵極介電層，所述半導體襯底的所述高壓電路區上形成有第二柵極介電層。

示例性地，圖案化所述核心材料層的步驟包括：

在所述核心材料層上由下至上依次形成蓋帽層、抗反射涂層和圖案化的光刻膠層；

以所述圖案化的光刻膠層為掩膜依次刻蝕所述抗反射涂層、所述蓋帽層和所述核心材料層，以形成位于所述單元區的第一核心和位于所述外圍區的第二核心，所述第二核心的尺寸大于所述第一核心。

示例性地，所述核心材料層包括APF層。

示例性地，所述柵極材料層與所述核心材料層之間形成有硬掩膜疊層。

示例性地，所述硬掩膜疊層與所述核心材料層之間形成有刻蝕停止層。