[發明專利]一種光刻套刻精度差的優化方法在審
| 申請號: | 201711393107.7 | 申請日: | 2017-12-21 |
| 公開(公告)號: | CN108122747A | 公開(公告)日: | 2018-06-05 |
| 發明(設計)人: | 王青;孫勤;高杏;申廣耀 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;G03F7/20 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 智云 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 氮化物膜層 光刻 套刻 功能膜層 硅基襯 單元區域 氧化物層 頂層 優化 底層抗反射涂層 氧化物膜層 產品良率 產品性能 定義單元 光刻工藝 硅化物膜 刻蝕工藝 氧化功能 工藝流程 熱應力 淀積 刻蝕 膜層 去除 制備 保留 保證 | ||
1.一種光刻套刻精度差的優化方法,其特征在于,所述光刻套刻精度差的優化方法,包括,
執行步驟S1:提供硅基襯底,并在所述硅基襯底上制備具有硅化物膜層-氧化物膜層-氮化物膜層結構的功能膜層;
執行步驟S2:在所述功能膜層之異于硅基襯底的一側淀積底層抗反射涂層,并通過光刻工藝定義單元區域;
執行步驟S3:利用刻蝕工藝將單元區域以外部分的氮化物膜層刻蝕去除,將單元區域的結構進行保留;
執行步驟S4:通過ISSG工藝,分步氧化所述功能膜層之氮化物膜層,以獲得頂層氧化物層。
2.如權利要求1所述光刻套刻精度差的優化方法,其特征在于,在執行步驟S4時,通過ISSG工藝,至少分兩步氧化所述功能膜層之氮化物膜層,以獲得頂層氧化物層。
3.如權利要求1所述光刻套刻精度差的優化方法,其特征在于,在執行步驟S4時,通過ISSG工藝,分兩步氧化所述功能膜層之氮化物膜層,以獲得頂層氧化物層。
4.如權利要求3所述光刻套刻精度差的優化方法,其特征在于,在執行步驟S4時,所述步驟S4進一步包括,
執行步驟S41:通過第一步氧化所述功能膜層之氮化物膜層,生長第一頂層氧化物層;
執行步驟S42:通過第二步氧化所述功能膜層之氮化物膜層,在所述第一頂層氧化物層上生長第二頂層氧化物層。
5.如權利要求4所述光刻套刻精度差的優化方法,其特征在于,在通過第一步氧化所述功能膜層之氮化物膜層時,所述ISSG工藝的溫度條件為900~1100℃,通入的氫氧比為0.1%~100%,氣體流量為1~100slm/s,采用較薄厚度(40~60埃)之ISSG的第一條件生長第一頂層氧化物層。
6.如權利要求4所述光刻套刻精度差的優化方法,其特征在于,在通過第二步氧化所述功能膜層之氮化物膜層時,所述ISSG工藝的溫度條件為900~1100℃,通入的氫氧比為0.1%~100%,氣體流量為1~100slm/s,采用較薄厚度(40~60埃)之ISSG的第二條件在所述第一頂層氧化物層上生長第二頂層氧化物層。
7.如權利要求1所述光刻套刻精度差的優化方法,其特征在于,分步氧化所述功能膜層之氮化物膜層,以獲得頂層氧化物層時,每步所采用的較薄厚度(40~60埃)之ISSG條件不同。
8.如權利要求1所述光刻套刻精度差的優化方法,其特征在于,在執行步驟S3時,將單元區域以外部分的氮化物膜層刻蝕去除系通過干法刻蝕工藝。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201711393107.7/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





