[發明專利]用于在執行浮點減法時估計移位量的裝置和方法

在審

• 申請號: 201711385896.X
• 申請日: 2017-12-20
• 公開（公告）號: CN108694037A
• 公開（公告）日: 2018-10-23
• 發明（設計）人: 大衛·雷蒙德·魯茨;伊恩·邁克爾·考爾菲爾德
• 申請（專利權）人: ARM有限公司;安謀科技（中國）有限公司
• 主分類號: G06F7/504
• 分類號: G06F7/504;G06F7/57
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 林強

1.一種裝置，包括：

處理電路，用于執行減法運算以從第一浮點運算數的第一有效數值中減去第二浮點運算數的第二有效數值，來生成差值；以及

移位估計電路，用于確定將被應用于所述差值的估計移位量，所述移位估計電路包括：

有效數分析電路，用于根據對所述第一有效數值和所述第二有效數值的分析來生成第一位串，所述第一位串標識所述差值內的最高有效位位置，所述最高有效位位置被預測為具有被設置為確定值的位；

移位限制電路，用于由指數值生成標識移位限制位位置的第二位串，所述移位限制電路具有計算電路，所述計算電路用于針對所述第二位串的位位置的至少一個子集中的每個位位置執行使用所述指數值的位的關聯計算，以確定針對所述第二位串內的該位位置的值，所述關聯計算針對不同的位位置是不同的；

組合電路，用于由所述第一位串和所述第二位串生成組合位串；以及

移位確定電路，用于根據所述組合位串確定所述估計移位量。

2.如權利要求1所述的裝置，其中，在所述減法運算被執行之前，所述第一浮點運算數和所述第二浮點運算數被布置為具有相同的指數值，并且該指數值是由所述移位限制電路使用的所述指數值。

3.如權利要求1所述的裝置，其中，位位置的所述至少一個子集包括至少等于所述差值中的位位置的數目的多個位位置。

4.如權利要求1所述的裝置，其中，針對所述第二位串的位位置的所述至少一個子集中的每個位位置的關聯計算至少在邏輯上等同于至多使用一次所述指數值的每個位的計算。

5.如權利要求4所述的裝置，其中，針對所述第二位串的位位置的所述至少一個子集中的每個位位置的關聯計算對所述指數值的位執行一系列邏輯運算。

6.如權利要求5所述的裝置，其中所述一系列邏輯運算包括與運算、或運算和非運算中的一個或多個。

7.如權利要求1所述的裝置，其中，所述有效數分析電路和所述移位限制電路被布置為并行操作。

8.如權利要求7所述的裝置，其中所述移位限制電路的邏輯深度不大于所述有效數分析電路的邏輯深度。

9.如權利要求1所述的裝置，其中：

所述有效數分析電路被布置為生成第一位串，使得所述第一位串內的位位置被設置為第一值以標識所述最高有效位位置；

所述移位限制電路被布置為生成第二位串，使得所述第二位串內的位位置被設置為所述第一值以標識所述移位限制位位置；以及

所述移位確定電路被布置為通過檢測所述組合位串內的被設置為與所述第一值不同的第二值的前導位位置的數目來確定所述估計移位量。

10.如權利要求9所述的裝置，其中，所述移位限制電路被布置為生成所述第二位串，使得所述第二位串內的至多一個位位置被設置為所述第一值。

11.如權利要求9所述的裝置，其中，所述組合電路被布置為對所述第一位串和所述第二位串執行邏輯或運算以生成所述組合位串。

12.如權利要求9所述的裝置，其中，所述第一值是邏輯1值，并且所述第二值是邏輯0值。

13.如權利要求1所述的裝置，其中，所述確定值是邏輯1值。

14.如權利要求1所述的裝置，其中：

所述計算電路包括無限制檢測電路，用于當所述指數值足夠大以允許其被調整足以補償所述差值的最大可能移位量的量時，設置無限制標記；以及

所述計算電路被布置為：當所述無限制標記被設置時，生成標識所述移位限制位位置不存在的所述第二位串的默認位序列。