[發明專利]一種基于System Generator產生雷達數字干擾的方法

有效

• 申請號: 201711382421.5
• 申請日: 2017-12-20
• 公開（公告）號: CN108181616B
• 公開（公告）日: 2021-11-30
• 發明（設計）人: 董春曦;麻鵬飛;暢鑫;饒鮮;鄭鑫
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G01S7/38
• 分類號: G01S7/38;G01S7/40
• 代理公司: 西安睿通知識產權代理事務所(特殊普通合伙) 61218
• 代理人: 惠文軒

1.一種基于System Generator產生雷達數字干擾的方法，其特征在于，所述方法包括：

步驟1，搭建雷達數字干擾的基礎運算模塊；

所述雷達數字干擾的基礎運算模塊至少包含：計數分頻模塊、提取信號上升沿模塊、靈巧干擾選擇模塊、正鋸齒波形生成模塊、FIFO延時模塊、高斯噪聲產生模塊；

所述靈巧干擾選擇模塊，用于將壓制類干擾信號調制到接收的雷達目標信號上；

所述靈巧干擾選擇模塊包含兩個信號選擇器，分別用于選擇合成信號的實部和虛部，以及用于選擇外部信號的實部和虛部；其中，所述合成信號為所述壓制類干擾信號，所述外部信號為所述雷達目標信號；

所述靈巧干擾選擇模塊的輸入管腳包含合成信號實部輸入管腳、合成信號虛部輸入管腳、外部信號實部輸入管腳、外部信號虛部輸入管腳以及選擇位管腳；當選擇位為1時，輸出合成信號的實部或者虛部，當選擇位為0時，輸出外部信號的實部或者虛部；

步驟2，獲取需要的數字干擾樣式，得到所述數字干擾樣式的數學模型；

步驟3，將所述數字干擾樣式的數學模型轉換為由所述基礎運算模塊組成的硬件電路；

步驟4，將所述硬件電路進行通用化封裝，得到需要的數字干擾電路。

2.根據權利要求1所述的一種基于System Generator產生雷達數字干擾的方法，其特征在于，所述計數分頻模塊，用于將系統時鐘進行分頻，產生所述數字干擾電路需要的時鐘信號；

所述計數分頻模塊包含累加器和比較器，當所述累加器達到帶寬預定值后，所述比較器輸出高電平，所述累加器復位；

所述計數分頻模塊的輸入管腳包含帶寬設置管腳和復位管腳，所述帶寬設置管腳用于設置帶寬預定值，所述復位管腳高電平有效；所述累加器由所述復位管腳控制，當所述復位管腳輸出低電平時，所述累加器完成1到帶寬預定值的循環計數，當所述復位管腳輸出高電平時，所述計數分頻模塊輸出高電平，從而完成以帶寬預定值為倍數的分頻結果。

3.根據權利要求1所述的一種基于System Generator產生雷達數字干擾的方法，其特征在于，所述提取上升沿模塊，用于提取雷達信號的上升沿，產生所述數字干擾電路的有效使能；

所述提取上升沿模塊包含數據拼接單元、比較器和延時單元，將1比特雷達輸入信號及其延時一個時間單元后的1比特雷達輸入信號拼接成為一個2比特的雷達輸入信號；

當雷達信號的上升沿到達時，所述數據拼接單元就輸出“10”，即十進制數2，然后將數據拼接單元的輸出在比較器中與十進制數2進行比較，數據拼接單元的輸出為2時表示檢測到雷達信號的上升沿；

所述提取上升沿模塊的輸入管腳連接所述數據拼接單元，用于輸入位寬為1比特的雷達輸入信號。

4.根據權利要求1所述的一種基于System Generator產生雷達數字干擾的方法，其特征在于，所述正鋸齒波形生成模塊，用于產生極值和步進間隔分別可控的正鋸齒波形；

所述正鋸齒波形生成模塊包含累加器、相加器和比較器；

所述正鋸齒波形生成模塊的輸入管腳包含使能管腳、步進間隔管腳、最小值管腳、最大值管腳以及復位管腳，且所述復位管腳高電平有效；

所述步進間隔管腳用于設置鋸齒波形累加的步進值，所述最小值管腳和最大值管腳用于設置鋸齒波形的幅度變化范圍；當所述復位管腳無效時，所述累加器從最小值開始以步進間隔進行累加，當累加值達到最大值時，所述復位管腳有效使得所述累加器復位，從而循環輸出正鋸齒波形。

5.根據權利要求1所述的一種基于System Generator產生雷達數字干擾的方法，其特征在于，所述FIFO延時模塊，用于將信號進行預設延時的輸出；

所述FIFO延時模塊包含FIFO存儲器、相減器和比較器；所述FIFO存儲器上設置有dcount引腳和dout引腳；所述dcount引腳表示FIFO存儲器中存儲數據的個數，dout引腳用于輸出FIFO存儲器中的數據；

所述FIFO延時模塊的輸入管腳包含信號輸入管腳、使能管腳、延時數管腳和復位管腳，且所述復位管腳高電平有效；當所述使能管腳有效時，數據寫入FIFO存儲器，當寫入FIFO存儲器的數據個數達到延時數時，比較器輸出高電平，使得所述FIFO存儲器輸出存儲的數據。