[發(fā)明專利]數(shù)字化多道脈沖幅度分析器配置成形時(shí)間的系統(tǒng)設(shè)計(jì)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201711382086.9
• 申請(qǐng)日: 2017-12-20
• 公開(kāi)（公告）號(hào): CN108205605A
• 公開(kāi)（公告）日: 2018-06-26
• 發(fā)明（設(shè)計(jì)）人: 劉海峰;宛玉晴;田華陽(yáng)
• 申請(qǐng)（專利權(quán)）人: 中國(guó)原子能科學(xué)研究院
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

本發(fā)明涉及一種用于數(shù)字化多道脈沖幅度分析器實(shí)時(shí)動(dòng)態(tài)配置成形時(shí)間的硬件系統(tǒng)的設(shè)計(jì)方法。該方法首先設(shè)計(jì)梯形濾波器的數(shù)學(xué)模型；根據(jù)數(shù)學(xué)模型，在matlab軟件中，運(yùn)用simulink模塊庫(kù)搭建梯形濾波器，并對(duì)搭建好的simulink梯形濾波器模型進(jìn)行仿真檢驗(yàn)；然后利用simulink模塊庫(kù)里的Signal Compiler模塊，將搭建好的simulink梯形濾波器模型轉(zhuǎn)換成超高速集成電路大規(guī)模硬件描述語(yǔ)言VHDL；在QuartusII軟件中，將所得到的VHDL硬件代碼打包成一個(gè)電路模塊，將命令控制器的輸出信號(hào)與VHDL硬件代碼產(chǎn)生的電路模塊中的可變參數(shù)端口相連接。本發(fā)明設(shè)計(jì)的硬件系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，可以實(shí)時(shí)動(dòng)態(tài)配置成形時(shí)間，并且可以將該方法推廣到其他需要配置硬件電路參數(shù)的應(yīng)用領(lǐng)域上。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)字化多道脈沖幅度分析器的設(shè)計(jì)技術(shù)，具體涉及一種用于數(shù)字化多道脈沖幅度分析器實(shí)時(shí)動(dòng)態(tài)配置成形時(shí)間的硬件系統(tǒng)的設(shè)計(jì)方法。

背景技術(shù)

數(shù)字化多道脈沖幅度分析器是核輻射能譜測(cè)量的一種基本儀器。20世紀(jì)90 年代以來(lái)，多道脈沖幅度分析技術(shù)開(kāi)始逐步向著數(shù)字化方向發(fā)展，性能優(yōu)越的數(shù)字化多道取代模擬多道已成為技術(shù)發(fā)展的必然趨勢(shì)。

數(shù)字化多道脈沖幅度分析器的核心技術(shù)是利用數(shù)字信號(hào)處理技術(shù)完成核脈沖信號(hào)的濾波成形與幅度提取。同時(shí)也是與模擬多道脈沖幅度分析器的主要區(qū)別。深入研究數(shù)字化多道脈沖幅度分析技術(shù)，是為了開(kāi)展國(guó)產(chǎn)數(shù)字化多道脈沖幅度分析器的研制提供技術(shù)保障的。

數(shù)字化多道脈沖幅度分析器的發(fā)展是隨著電子技術(shù)的發(fā)展而發(fā)展的，其更新?lián)Q代很快。從結(jié)構(gòu)方面看，經(jīng)過(guò)多年的發(fā)展，數(shù)字多道脈沖幅度分析器主要形成以下幾種結(jié)構(gòu)。這幾種結(jié)構(gòu)是根據(jù)微型處理器的差異其數(shù)據(jù)采集系統(tǒng)的不同而劃分的。

(1)基于通用微型計(jì)算機(jī)(如PC機(jī))的多道脈沖幅度分析器。該系統(tǒng)主要的功能是將被ADC轉(zhuǎn)換后的數(shù)字信號(hào)通過(guò)外圍接口電路送入微機(jī)內(nèi)進(jìn)行處理，然后再顯示處理結(jié)果。或者是經(jīng)過(guò)D/A轉(zhuǎn)換輸出。這種系統(tǒng)在工業(yè)環(huán)境中運(yùn)行的可靠性差，對(duì)安放的環(huán)境要求較高。

(2)基于單片機(jī)的多道脈沖幅度分析器。該系統(tǒng)由單片機(jī)及其一些外圍芯片構(gòu)成。以單片機(jī)為基礎(chǔ)設(shè)計(jì)的系統(tǒng)具有極好的性價(jià)比。并且較為容易進(jìn)行硬件裁剪，因而系統(tǒng)的可靠性和易用性都很好。在一些工業(yè)界的現(xiàn)場(chǎng)應(yīng)用中，為了滿足多個(gè)處理器之間的信息的交換，可以使CAN(Controller Area Network, 控制器局域網(wǎng))、RS-232、RS-485等各種協(xié)議的總線將多個(gè)微處理器進(jìn)行組網(wǎng)，但是這種網(wǎng)絡(luò)的有效距離非常的短，相關(guān)的協(xié)議也很缺少，所以很難滿足復(fù)雜、遠(yuǎn)程，較長(zhǎng)距離(異地)的測(cè)控工作的要求。

(3)基于DSP(Digital Singnal Processor,數(shù)字信號(hào)處理器)的多道脈沖幅度分析器。DSP數(shù)字信號(hào)微處理器從理論上而言是不同于單片機(jī)的一種處理器的形式，常用的數(shù)字信號(hào)處理芯片可以分為兩種，一種是專用的DSP芯片，一種是通用的DSP芯片?；贒SP數(shù)字信號(hào)微處理器的多道脈沖幅度分析器系統(tǒng)的一些特質(zhì)如下：精度好、靈活性高、可靠性很好、易集成、可以分時(shí)復(fù)用，但是，DSP處理器的價(jià)格一般很貴。

(4)基于ARM的多道脈沖幅度分析器。ARM系列芯片資源豐富，內(nèi)部有A/D模塊、RS232串行口等等，可以嵌入操作系統(tǒng)uC/OS-II、linux以及嵌入式實(shí)時(shí)操作系統(tǒng)VxWorks等，可以滿足多任務(wù)的并行處理和“軟實(shí)時(shí)”的一般要求以及苛刻要求下的“硬實(shí)時(shí)”等要求。并且有功耗小、價(jià)格低等市場(chǎng)敏感性優(yōu)點(diǎn)。

(5)基于FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程邏輯門(mén)陣列)的多道脈沖幅度分析器。由于EDA(Electronic Design Automation,電子設(shè)計(jì)自動(dòng)化)技術(shù)的發(fā)展和FPGA集成度的提高，F(xiàn)PGA包括了微控制器的一些特點(diǎn)，而且兼有了串行和并行的工作方式。目前國(guó)際上主流的數(shù)字化多道脈沖幅度分析器均采用這種結(jié)構(gòu)。