[發明專利]使用早期和后期地址以及循環計數寄存器來跟蹤架構狀態的流引擎

有效

• 申請號: 201711379376.8
• 申請日: 2017-12-20
• 公開（公告）號: CN108205447B
• 公開（公告）日: 2022-12-13
• 發明（設計）人: J·茨維西亞克
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: G06F9/32
• 分類號: G06F9/32
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙志剛;趙蓉民

一種在數字數據處理器(100)中使用的流引擎(125，200)，其指定由多個嵌套循環定義的固定只讀數據流。地址生成器(1901)生成數據元素的地址。流首寄存器(2718，2728)存儲接下來要提供給功能單元的以作為操作數使用的數據元素。該流引擎(125，2700)為嵌套循環中的每一個存儲接下來要取回的數據元素的早期地址和該流首寄存器(2718，2728)中的數據元素的后期地址。該流引擎(125，2700)為嵌套循環中的每一個存儲接下來要取回的數據元素的早期循環計數(3701?3704)和該流首寄存器(2718，2728)中的數據元素的后期循環計數(3705?3708)。

相關申請

本申請的專利申請是對于2014年7月15日提交的名稱為《高度集成的可擴展的柔性DSP百萬模塊架構(HIGHLY INTEGRATED SCALABLE,FLEXIBLE DSP MEGAMODULEARCHITECTURE)》的美國專利申請序列號14/331,986的改進，其要求2013年7月15日提交的美國臨時專利申請序列號61/846,148的優先權。

技術領域

本發明的技術領域是數字數據處理，并且更具體地說是用于操作數取回的流引擎(streaming engine)的控制。

背景技術

現代數字信號處理器(DSP)面臨著多重挑戰。工作量不斷增加，需要增加帶寬。片上系統(SOC)的尺寸和復雜性不斷增加。內存(memory)系統延遲嚴重影響某些類別的算法。隨著晶體管越來越小，內存和寄存器變得不太可靠。隨著軟件棧越來越大，潛在的交互和錯誤的數量變得越來越大。

內存帶寬和調度對于在實時數據上操作的數字信號處理器是個問題。在實時數據上操作的數字信號處理器通常接收輸入數據流，對數據流執行過濾功能(例如編碼或解碼)并輸出經過轉換的數據流。該系統被稱為實時，因為如果轉換的數據流在調度時不可用于輸出，則應用程序失效。典型的視頻編碼需要可預測但非連續的輸入數據模式。在可用的地址生成和內存訪問資源中，對應的內存訪問通常很難實現。一個典型的應用程序需要內存訪問來加載數據寄存器堆(register file)中的數據寄存器，并且然后提供給執行數據處理的功能單元。

發明內容

本發明是在數字信號處理器中使用的流引擎。通過在控制寄存器中存儲對應的參數來指定固定的數據流序列。數據流包括多個嵌套循環(nested loop)。一旦開始，數據流是只讀的，不能被寫入。這通常對應于實時過濾操作的需要。

流引擎包括產生數據元素地址的地址生成器和存儲接下來要提供給功能單元以作為操作數使用的數據元素的流首寄存器/流磁頭寄存器(stream head register)。流引擎在流緩沖器中取回中央處理單元內核使用之前的流數據。

該流引擎包括早期地址寄存器，其存儲接下來要從內存中取回的數據元素的流內存地址，和后期地址寄存器，其存儲與存儲在流磁頭寄存器/流首寄存器(stream headregister)中的數據元素對應的流內存地址。早期地址寄存器和后期地址寄存器兩者都存儲用于嵌套循環的地址。

流引擎包括早期計數寄存器，其存儲用于與接下來要從內存中取回的數據元素相對應的每個嵌套循環的計數，和后期計數寄存器，其存儲與存儲在所述流首寄存器中的數據元素對應的每個嵌套循環的計數。早期計數寄存器和后期計數寄存器兩者最初存儲對應于循環計數的數據，所述循環計數以等于在流模板寄存器(stream template register)中指定的對應嵌套循環的循環計數的量改變所述內存地址。

附圖說明

在附圖中示出了本發明的這些和其他方面，其中：

圖1示出了根據本發明一個實施例的雙標量/矢量數據路徑處理器；

圖2示出了圖1中所示的雙標量/矢量數據路徑處理器中的寄存器和功能單元；

圖3示出了全局標量寄存器堆；