[發明專利]一種存儲器測試系統、方法及存儲介質

有效

• 申請號: 201711373726.X
• 申請日: 2017-12-19
• 公開（公告）號: CN108648780B
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 李琦;陳雷;李學武;張彥龍;孫華波;張帆;肖陽;劉進;祁逸;李申
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 張曉飛

本發明一種存儲器測試系統、方法及存儲介質，該系統包括上位計算機、配置存儲器、待測存儲器、主控FPGA和驗證FPGA。上位計算機通過對主控FPGA發送命令，實現對待測存儲器的選擇、配置、擦除操作；主控FPGA按照上位計算機命令要求，通過FPGA的內部選擇邏輯，將待測存儲器與串口、驗證FPGA連接，并接收驗證FPGA的配置完成管腳DONE信號的電平，對驗證FPGA進行復位操作；配置存儲器用于對主控FPGA進行配置。本發明可以滿足用于FPGA配置的存儲器電路在低溫環境下長時間保溫的測試要求，解決自動測試設備存在時間限制的問題。提高配置存儲器在較長時間保持低溫測試條件下的測試效率和準確性。

技術領域

本發明涉及一種用于SRAM型FPGA配置的存儲器電路的測試系統及其實現方法，特別是用于存儲器電路在低溫環境下的測試，屬于集成電路技術領域。

背景技術

SRAM型FPGA是通過遍布FPGA電路的SRAM配置位決定其具體的功能，這些配置位的碼流集合即被稱為碼流(bitstream)。用于SRAM型FPGA配置的存儲器電路是一種可反復擦寫、非易失的在線可編程存儲器電路，可將FPGA配置碼流存儲至其中，用來實現對FPGA電路的功能配置。在應用系統中一般與FPGA配套使用。

用于SRAM型FPGA配置的存儲器電路的存儲體由多塊Flash模塊構成Flash陣列?？刂坪蚃TAG接口電路實現支持IEEE 1149.1協議的軟件通信。串并接口控制電路發送信號，完成數據并串轉換。Flash控制電路發送控制信號來實現對Flash的配置、擦除、回讀、及數據讀取控制功能。Flash存儲單元在編程前后表現為閾值變化，編程前閾值較低，在加電壓后能夠檢測到開啟電流，經過電流放大比較器后可判斷出存儲值為“1”。編程后閾值較高，在加電壓后仍然不能開啟，漏電流非常小，經過電流放大比較器后可判斷出存儲值為“0”。讀出電流放大比較器電路工作時需要一個參考電流，通過比較Flash單元讀出電流與參考電流，判斷存儲值是否為“1”。參考電流的生成需要一個啟動電路，如果啟動電路不能正常啟動就不能提供穩定的參考電流。啟動電路的參考電流容易受到工藝偏差和溫度的影響，若出現異常會導致讀出結果出現錯誤。這種讀出故障一般發生在低溫環境(0℃以下)且時間越長、溫度越低發生的概率越大。因此，對FPGA配置用存儲器電路進行測試，需確保在低溫下開展且有一定的低溫保持時間要求。

基于FLASH的存儲器測試一般需要多種圖形的配合，包括如全0向量、全1向量、棋盤格向量等。FLASH的擦除和寫入一般需要消耗大量的時間，同時，為了模擬串行FPGA配置過程，串行讀出也需要耗費較長時間。而大部分測試設備本身不具備保持低溫的能力，只能對電路從溫箱中取出進行測試，導致實際測試溫度與測試要求不符，無法測試篩除具有上述缺陷的存儲器電路。

發明內容

本發明解決的技術問題是：克服現有測試技術低溫測試時間不足的問題，提供一種存儲器測試系統、方法及存儲介質，本發明系統能夠實現FPGA配置存儲器在低溫環境下的高覆蓋率測試，解決自動測試設備的保溫時間不足的問題，提高FPGA配置存儲器電路在低溫測試中的測試準確性和測試效率。

本發明的技術方案是：一種用于SRAM型FPGA配置的存儲器測試系統，包括上位計算機、配置存儲器、主控FPGA和驗證FPGA；

上位計算機使用串口與主控FPGA進行通信，通過對主控FPGA發送命令，實現對待測存儲器的選擇、配置、擦除操作；

主控FPGA按照上位計算機命令要求，通過FPGA的內部選擇邏輯，將待測存儲器與串口、驗證FPGA連接，并接收驗證FPGA的配置完成管腳DONE信號的電平，對驗證FPGA進行復位操作；

配置存儲器用于對主控FPGA進行配置；

采用JTAG方式通過JTAG端口將配置文件配置至配置存儲器中。