[發明專利]用于CMOS圖像傳感器的低功耗緊湊型數字抽取濾波器

有效

• 申請號: 201711373163.4
• 申請日: 2017-12-19
• 公開（公告）號: CN108156401B
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 唐枋
• 申請（專利權）人: 重慶湃芯創智微電子有限公司
• 主分類號: H04N5/374
• 分類號: H04N5/374;H04N5/3745;H04N5/378
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種用于CMOS圖像傳感器的低功耗緊湊型數字抽取濾波器；包括紋波計數器、按位取反模塊BWI、加法器和13位寄存器，在加法器之前設置反相器和按位取反模塊BWI，所述紋波計數器輸出數據位寬為7bit，是寄存器輸出數據位寬的一半；同時，寄存器只需要13bit即可實現13bit的動態范圍。實施中，由于紋波計數器輸出數據位寬為7bit，是寄存器輸出數據位寬的一半，因此反相器和選擇器的數量相對于原來減少了一半。同時，該結構保證了寄存器數據不會有數據溢出的問題，因此寄存器只需要13bit即可實現13bit的動態范圍，而無需溢出數據位寄存器。本專利采用一種前置BWI的特殊結構，大大減少了濾波器晶體管數量，降低功耗并節約成本。

技術領域

本發明涉及集成電路設計領域，具體來講是一種應用于CMOS圖像傳感器中的低功耗緊湊型數字抽取濾波器。

背景技術

在傳統的列并行CMOS圖像傳感器中，采用Sigma-Delta調制器和數字抽取濾波器的組合實現像素的AD轉換，由于像素陣列規模很大，因此將大規模重復使用調制器和抽取濾波器。因此對單個抽取濾波器的優化，將對整個系統帶來功耗和面積上的巨大提升。本發明在保證速度和功耗的前提下，對晶體管數量進行優化，實現性能的提升。

如圖1所示是一個傳統的二階數字抽取濾波器結構，其本質上是兩級數字積分器級聯而成，第一級數字積分器是一個紋波計數器(Ripple counter)，對調制器輸出的高速碼流BS計數；第二級是一個累加器，由加法器(Adder)和14位寄存器(14-bits Registers)兩部分組成，14位寄存器保存每一次累加的結果，作為下一次累加的初值。此外，按位取反模塊BWI是用于相關雙采樣過程，在一定的時序控制條件下，對寄存器數據取反，并送回加法器中。

由于當前傳統數字抽取濾波器并未對晶體管數量和功耗進行最優化，因此需要加以改進。

發明內容

因此，為了解決上述不足，本發明在此提供一種用于CMOS圖像傳感器的低功耗緊湊型數字抽取濾波器；當前傳統數字抽取濾波器并未對晶體管數量和功耗進行最優化，本專利采用一種前置BWI的特殊結構，大大減少了濾波器晶體管數量，降低功耗并節約成本。

本發明是這樣實現的，構造一種用于CMOS圖像傳感器的低功耗緊湊型數字抽取濾波器，包括紋波計數器、按位取反模塊BWI、加法器和13位寄存器，在加法器之前設置反相器和按位取反模塊BWI，實現了晶體管數量的減少和功耗的降低。

另一方面，所述一種用于CMOS圖像傳感器的低功耗緊湊型數字抽取濾波器，所述紋波計數器輸出數據位寬為7bit，是寄存器輸出數據位寬的一半；同時，寄存器只需要13bit即可實現13bit的動態范圍。實施中，由于紋波計數器輸出數據位寬為7bit，是寄存器輸出數據位寬的一半，因此反相器和選擇器的數量相對于原來減少了一半。同時，該結構保證了寄存器數據不會有數據溢出的問題，因此寄存器只需要13bit即可實現13bit的動態范圍，而無需溢出數據位寄存器。

另一方面，所述一種用于CMOS圖像傳感器的低功耗緊湊型數字抽取濾波器，該數字抽取濾波器按照相關雙采樣控制時序；實現時，采樣時鐘工作頻率為50MHz，一次完整的相關雙采樣過程可以分為增加相位和減少相位兩部分；在AD轉換之前，紋波計數器和寄存器分別在和的控制下清零，同時BWI為高電平，即紋波計數器輸出值累加到寄存器中存儲，下一個時鐘周期重復該過程，直至完成對復位信號的AD轉換；然后重新清零紋波計數器，且BWI切換為低電平，紋波計數器輸出按位取反后作為加法器的輸入，持續相同的時鐘周期后，完成對像素信號的AD轉換。

另一方面，所述一種用于CMOS圖像傳感器的低功耗緊湊型數字抽取濾波器，在實現過程中，兩次轉換完成的是一個像素信號的采樣和AD轉換，最后得到的結果是兩次AD轉換結果之差；在完成相關雙采樣需要在AD轉換陣列之后添加一個額外的單元對輸出結果進行修正，以達到數學上的結果與傳統方法一致。