[發明專利]一種SM4算法電路的功耗加擾方法

有效

• 申請號: 201711372105.X
• 申請日: 2017-12-19
• 公開（公告）號: CN108123792B
• 公開（公告）日: 2021-05-18
• 發明（設計）人: 陳毅成;龔明楊;張明宇
• 申請（專利權）人: 武漢瑞納捷電子技術有限公司
• 主分類號: H04L9/06
• 分類號: H04L9/06;H04L9/00;H04L9/14
• 代理公司: 深圳市科進知識產權代理事務所(普通合伙) 44316
• 代理人: 趙勍毅

1.一種SM4算法電路的功耗加擾方法，其特征在于，包括有如下步驟：

步驟S1，根據分組加密算法構建功耗加擾電路；

步驟S2，在多種算法協處理器的數據迭代寄存器堆中，增設用于存儲中間明文數據的明文寄存器，以令被保護的SM4算法和功耗加擾算法并行執行明文運算；

步驟S3，在多種算法協處理器的密鑰迭代寄存器堆中，增設用于存儲中間密鑰數據的密鑰寄存器，以令被保護的SM4算法和功耗加擾算法并行執行密鑰運算；

步驟S4，需要保護的SM4算法電路進行運算的同時啟動功耗加擾電路；

步驟S5，所述SM4算法電路和功耗加擾電路從數據迭代寄存器堆中獲得初始明文，從密鑰迭代寄存器堆中獲得初始密鑰后，同時開始運算；

步驟S6，所述SM4算法電路輸出運算結果，所述功耗加擾電路的運算結果對應存儲于明文寄存器和密鑰寄存器；

步驟S7：再次啟動功耗加擾電路時，將明文寄存器和密鑰寄存器清零；

所述分組加密算法包括AES算法、DES算法、CAST算法和IDEA算法；

所述功耗加擾電路采用AES算法、DES算法、CAST算法和IDEA算法中的一種執行加擾運算；

所述功耗加擾電路以輪詢或者隨機排序的方式利用AES算法、DES算法、CAST算法和IDEA算法執行加擾運算。

2.如權利要求1所述的SM4算法電路的功耗加擾方法，其特征在于，所述多種算法協處理器包括有數據和控制接口、加解密控制電路、輪控制電路、AES/DES/SM4/CAST/IDEA輪操作電路和AES/DES/SM4/CAST/IDEA密鑰擴展電路。

3.如權利要求2所述的SM4算法電路的功耗加擾方法，其特征在于，所述數據和控制接口用于實現：

控制消息輸入輸出；

明文、密鑰以及初始密鑰的初始化；

產生中斷信號并通知位于上行的CPU提取處理完畢的數據；

選擇加密模式。

4.如權利要求3所述的SM4算法電路的功耗加擾方法，其特征在于，所述AES算法、DES算法、SM4算法、CAST算法和IDEA算法的明文和密鑰寬度均為128位，當有數據需要加解密時，CPU通過總線將需要加解密的數據寫入寄存器堆，再將需要加解密的數據輸出到數據迭代寄存器堆。

5.如權利要求2所述的SM4算法電路的功耗加擾方法，其特征在于，所述輪控制電路用于控制輪密鑰擴展迭代的次數以及輪操作迭代的次數。

6.如權利要求5所述的SM4算法電路的功耗加擾方法，其特征在于，解密數據時使用密鑰的順序是：所述輪控制電路從最后一輪密鑰開始使用，當自減到0時解密過程結束，產生解密完成信號。