[發(fā)明專利]低功耗觸發(fā)器

在審

• 申請?zhí)枺?/td>: 201711370930.6
• 申請日: 2017-12-19
• 公開（公告）號(hào): CN108011618A
• 公開（公告）日: 2018-05-08
• 發(fā)明（設(shè)計(jì)）人: 徐靖
• 申請（專利權(quán)）人: 嘉興倚韋電子科技有限公司
• 主分類號(hào): H03K3/012
• 分類號(hào): H03K3/012
• 代理公司: 杭州千克知識(shí)產(chǎn)權(quán)代理有限公司 33246
• 代理人: 吳輝輝;張嬋嬋

一種低功耗觸發(fā)器，包括MOS管N1、MOS管N3、MOS管Qn、第一反向器G1和第二反向器G2，信號(hào)輸入端D與MOS管N3的第2腳、MOS管Qn的第1腳連接，MOS管N3的第3腳與信號(hào)輸出端Q連接，信號(hào)輸出端Q與第一反向器G1的輸入端連接，第一反向器G1的輸出端與MOS管Qn第3腳連接，MOS管Qn第2腳與第二反向器G2的輸入端連接，第二反向器G2的輸出端與MOS管N1第1腳連接，MOS管N1第2腳、第3腳分別與時(shí)鐘脈沖CLK_pulse、MOS管N3的第一腳連接；MOS管N3第一腳、MOS管Qn第1腳、MOS管N1第1腳為柵極。低功耗觸發(fā)器采用靜態(tài)結(jié)構(gòu)，時(shí)鐘負(fù)載小，實(shí)現(xiàn)了低功耗，降低功耗損失，運(yùn)行性能穩(wěn)定，能使用于對速度和功耗要求比較苛刻的系統(tǒng)，替代傳統(tǒng)的脈沖觸發(fā)器使系統(tǒng)得到更高的性能。

技術(shù)領(lǐng)域

本發(fā)明屬于電子電路技術(shù)領(lǐng)域，具體涉及一種低功耗觸發(fā)器。

背景技術(shù)

在現(xiàn)在的電路設(shè)計(jì)中，尤其是集成電路設(shè)計(jì)中，都會(huì)應(yīng)用到觸發(fā)器。在超大規(guī)模集成電路(Very Large Scale Integration，簡稱VLSI)中，怎樣減少能量消耗是低功耗設(shè)計(jì)的直接目的，而能量消耗的主要原因在于高頻率0和1之間的不斷轉(zhuǎn)換；其余能量的消耗則根據(jù)不同的電路特性由動(dòng)態(tài)和靜態(tài)組成，其中動(dòng)態(tài)電路通過對電路節(jié)點(diǎn)電容進(jìn)行預(yù)充消耗能量，靜態(tài)電路主要是以啞域漏流的形式來消耗能量。因而，由時(shí)序單元(觸發(fā)器和鎖存器)組成的時(shí)鐘網(wǎng)絡(luò)是大規(guī)模集成電路系統(tǒng)中主要的能量消耗源。在典型的IC設(shè)計(jì)中，大約30％到60％的能量消耗在時(shí)鐘網(wǎng)絡(luò)中。通過減少觸發(fā)器的能量消耗將直接減少整個(gè)系統(tǒng)的能量消耗，同時(shí)觸發(fā)器的性能提升直接減少時(shí)鐘網(wǎng)絡(luò)的分布約束并提高整個(gè)系統(tǒng)的性能。因此，觸發(fā)器的的合理設(shè)計(jì)和選擇對整個(gè)系統(tǒng)的性能和能量消耗有重要的影響。

在典型的集成電路(Integrated Circuit，簡稱IC)設(shè)計(jì)中，大約30％到60％的能量都消耗在時(shí)鐘網(wǎng)絡(luò)中，通過減少觸發(fā)器的能量消耗將直接減少整個(gè)集成電路系統(tǒng)的能量消耗，同時(shí)觸發(fā)器的性能提升能直接減少時(shí)鐘網(wǎng)絡(luò)的分布約束并提高整個(gè)系統(tǒng)的性能。因此，觸發(fā)器的合理設(shè)計(jì)和選擇對整個(gè)系統(tǒng)的性能和能量消耗有重要的影響。

在觸發(fā)器的應(yīng)用上，較多應(yīng)用的是主從形式和脈沖形式兩種結(jié)構(gòu)的觸發(fā)器：主從觸發(fā)器由2級(jí)鎖存器組成，通過2級(jí)鎖存器來實(shí)現(xiàn)邊沿觸發(fā)的特性；脈沖觸發(fā)器從結(jié)構(gòu)的2級(jí)減少到1級(jí)，通過在時(shí)鐘上升沿(或下降沿)附近生成一個(gè)短脈沖并與一級(jí)鎖存器結(jié)合構(gòu)成了邊沿觸發(fā)器。脈沖觸發(fā)器通過對邏輯結(jié)構(gòu)和級(jí)數(shù)的優(yōu)化，有效減少觸發(fā)器的輸入到輸出的延時(shí)；更重要的是，脈沖觸發(fā)器建立時(shí)間是0甚至是負(fù)的，這意味著數(shù)據(jù)可以在時(shí)鐘有效沿以后到達(dá)。由于脈沖觸發(fā)器的這些優(yōu)勢，它能比主從觸發(fā)器提供更多的性能提升。CDFF(Command Distributor Flip-Flop，命令分配器觸發(fā)器)工作原理如下：為了減少電路內(nèi)部多余轉(zhuǎn)換消耗的功耗，CDFF在前級(jí)放電路徑上使用了一個(gè)放電控制開關(guān)管。當(dāng)輸出反信號(hào)為高時(shí)，那么意味著輸出為低，預(yù)充節(jié)點(diǎn)為高，這時(shí)放電控制開關(guān)管是打開的。如果輸入數(shù)據(jù)從低跳到高，同時(shí)脈沖也是高電平，預(yù)充節(jié)點(diǎn)放電至0，輸出被拉到1，同時(shí)輸出反信號(hào)下拉到0并關(guān)斷前級(jí)的放電路徑。如果以后數(shù)據(jù)輸入數(shù)據(jù)長時(shí)間保持為高電平，節(jié)點(diǎn)由于放電控制開關(guān)管一直是關(guān)斷的，預(yù)充節(jié)點(diǎn)只放電一次。CDFF通過使X點(diǎn)進(jìn)行有條件的放電來減少多余功耗的損失，達(dá)到低功耗的目的。