[發(fā)明專利]垂直雙擴散場效應晶體管及其制作方法

在審

• 申請?zhí)枺?/td>: 201711367935.3
• 申請日: 2017-12-18
• 公開（公告）號: CN108063160A
• 公開（公告）日: 2018-05-22
• 發(fā)明（設計）人: 不公告發(fā)明人
• 申請（專利權(quán)）人: 深圳市晶特智造科技有限公司
• 主分類號: H01L29/10
• 分類號: H01L29/10;H01L29/66;H01L29/78
• 代理公司: 深圳市蘭鋒知識產(chǎn)權(quán)代理事務所(普通合伙) 44419
• 代理人: 曹明蘭

一種垂直雙擴散場效應晶體管包括N型襯底、N型外延區(qū)、形成于N型外延區(qū)表面的第一、第二P型體區(qū)、位于第一P型體區(qū)表面的第一N型注入?yún)^(qū)、位于第二P型體區(qū)表面的第二N型注入?yún)^(qū)、位于N型外延區(qū)表面的第三N型注入?yún)^(qū)、貫穿第一N型注入?yún)^(qū)并延伸至第一P型體區(qū)的第一P型注入?yún)^(qū)、貫穿第二N型注入?yún)^(qū)并延伸至第二P型體區(qū)的第二P型注入?yún)^(qū)、依次形成于N型外延區(qū)、第一及第二P型體區(qū)、第一、第二N型注入?yún)^(qū)上的柵氧化層與多晶硅層、形成于多晶硅層上、第一、第二及第三N型注入?yún)^(qū)上的介質(zhì)層、貫穿介質(zhì)層且對應第一N型注入?yún)^(qū)與第一P型注入?yún)^(qū)的第一通孔、貫穿介質(zhì)層且對應第二N型注入?yún)^(qū)與第二P型注入?yún)^(qū)的第二通孔。

【技術(shù)領域】

本發(fā)明涉及半導體芯片制作技術(shù)領域，特別地，涉及一種垂直雙擴散場效應晶體管(VDMOS)及其制作方法。

【背景技術(shù)】

垂直雙擴散場效應晶體管(VDMOS)的漏源兩極分別在器件的兩側(cè)，使電流在器件內(nèi)部垂直流通，增加了電流密度，改善了額定電流，單位面積的導通電阻也較小，是一種用途非常廣泛的功率器件。垂直雙擴散場效應晶體管(VDMOS)的最重要的性能參數(shù)就是工作損耗，工作損耗可以分為導通損耗，截止損耗和開關(guān)損耗三部分。其中導通損耗由導通電阻決定，截止損耗受反向漏電流大小影響，開關(guān)損耗是指器件開關(guān)過程中寄生電容充放電帶來的損耗。為了滿足功率器件適應高頻應用的要求，降低功率器件的開關(guān)損耗，提高器件的工作效率，具有重要的意義。

功率器件的開關(guān)損耗大小由寄生電容大小決定，寄生電容可以分為柵源電容，柵漏電容和源漏電容三部分。其中柵漏電容對器件的開關(guān)損耗影響最大，柵漏電容可以分為氧化層電容和耗盡層電容兩部分，氧化層電容受柵氧厚度影響，耗盡層電容受工藝和器件結(jié)構(gòu)影響較大。柵漏電容直接影響到器件的輸入電容和開關(guān)時間,輸入電容增大,從而使器件開關(guān)時間延長，進而增大開關(guān)損耗。

目前常規(guī)工藝制成的VDMOS器件結(jié)構(gòu)中，由于JFET區(qū)域電阻率直接影響導通損耗，目前常用工藝為了降低JFET電阻，會在制造過程中進行一次N型注入，以降低JFET區(qū)電阻。但N型注入是全片注入，非JFET區(qū)也會進行注入，進而影響器件性能。

有鑒于此，有必要提供一種垂直雙擴散場效應晶體管及其制作方法，以解決現(xiàn)有技術(shù)存在的上述問題。

【發(fā)明內(nèi)容】

本發(fā)明的其中一個目的在于為解決上述問題而提供一種垂直雙擴散場效應晶體管及其制作方法。

一種垂直雙擴散場效應晶體管，其包括N型襯底、形成于所述N型襯底上的N型外延區(qū)、形成于所述N型外延區(qū)表面的第一P型體區(qū)與第二P型體區(qū)、位于所述第一P型體區(qū)表面的第一N型注入?yún)^(qū)、位于所述第二P型體區(qū)表面的第二N型注入?yún)^(qū)、位于所述第一P型體區(qū)與所述第二P型體區(qū)之間的N型外延區(qū)表面的第三N型注入?yún)^(qū)、貫穿所述第一N型注入?yún)^(qū)并延伸至所述第一P型體區(qū)的第一P型注入?yún)^(qū)、貫穿所述第二N型注入?yún)^(qū)并延伸至所述第二P型體區(qū)的第二P型注入?yún)^(qū)、依次形成于所述N型外延區(qū)、所述第一及第二P型體區(qū)、所述第一、第二N型注入?yún)^(qū)上的柵氧化層與多晶硅層、貫穿所述柵氧化層及多晶硅層且對應所述第一N型注入?yún)^(qū)與P型注入?yún)^(qū)的第一開口、貫穿所述柵氧化層與多晶硅層且對應所述第二N型注入?yún)^(qū)及所述第二P型注入?yún)^(qū)的第二開口、貫穿所述柵氧化層及多晶硅層且對應所述第三N型注入?yún)^(qū)的第三開口、形成于所述多晶硅層上、所述第一、第二及第三N型注入?yún)^(qū)上的介質(zhì)層、貫穿所述介質(zhì)層且對應所述第一N型注入?yún)^(qū)與第一P型注入?yún)^(qū)的第一通孔、貫穿所述介質(zhì)層且對應所述第二N型注入?yún)^(qū)與第二P型注入?yún)^(qū)的第二通孔。

在一種實施方式中，所述晶體管還包括第一金屬層，所述第一金屬層形成于所述介質(zhì)層上，所述第一金屬層還經(jīng)由所述第一通孔連接所述第一N型注入?yún)^(qū)與第一P型注入?yún)^(qū)，所述第一金屬層也經(jīng)由所述第二通孔連接所述第二N型注入?yún)^(qū)與第二P型注入?yún)^(qū)。

在一種實施方式中，所述晶體管還包括第二金屬層，所述第二金屬層形成于所述N型襯底遠離所述N型外延區(qū)的表面。

在一種實施方式中，所述柵氧化層的厚度在0.001um-10um之間。