[發明專利]集成電路抗靜電轉接板在審
| 申請號： | 201711352566.0 | 申請日： | 2017-12-15 |
| 公開（公告）號： | CN108109962A | 公開（公告）日： | 2018-06-01 |
| 發明（設計）人： | 冉文方 | 申請（專利權）人： | 西安科銳盛創新科技有限公司 |
| 主分類號： | H01L21/768 | 分類號： | H01L21/768;H01L23/48 |
| 代理公司： | 西安嘉思特知識產權代理事務所(普通合伙) 61230 | 代理人： | 李斌 |
| 地址： | 710065 陜西省西安市高新區高新路86號*** | 國省代碼： | 陜西;61 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 硅基襯 隔離溝槽 二極管 隔離層 抗靜電 集成電路 多晶硅材料 轉接板 插塞 豎直 填充 二氧化硅材料 抗靜電能力 層疊封裝 轉接 互連線 貫穿 凸點 芯片 | ||
1.一種集成電路抗靜電轉接板(10)，其特征在于，包括：硅基襯底(11)、TSV孔(12)、隔離溝槽(13)、二極管(14)、插塞(15)、互連線(16)、凸點(17)及鈍化層(18)；
所述TSV孔(12)豎直貫穿于所述硅基襯底(11)且所述TSV孔(12)中填充多晶硅材料；
所述隔離溝槽(13)豎直貫穿于所述硅基襯底(11)且所述隔離溝槽(13)中填充二氧化硅材料；
所述二極管(14)設置于所述硅基襯底(11)內且與所述TSV孔(12)分別位于所述隔離溝槽(13)兩側；
所述鈍化層(18)分別設置于所述硅基襯底(11)相對的表面；
所述插塞(15)分別設置于所述鈍化層(18)中并位于所述多晶硅材料、所述二極管(14)表面；
所述互連線(16)設置于所述鈍化層(18)中并經所述插塞(15)與所述多晶硅材料與所述二極管(14)的P區相連接；
所述凸點(17)分別設置于所述鈍化層(18)中并經所述插塞(15)與所述多晶硅材料及所述二極管(14)的N區相連接。
2.根據權利要求1所述的集成電路抗靜電轉接板，其特征在于，所述硅基襯底(11)的晶向為(100)、(110)或者(111)，摻雜濃度為10
3.根據權利要求1所述的集成電路抗靜電轉接板，其特征在于，所述多晶硅材料的摻雜雜質為磷，摻雜濃度為2×10
4.根據權利要求1所述的集成電路抗靜電轉接板，其特征在于，所述二極管(14)的P區的摻雜雜質為硼，摻雜濃度為5×10
5.根據權利要求1所述的集成電路抗靜電轉接板，其特征在于，所述二極管(14)的N區的摻雜雜質為磷，摻雜濃度為5×10
6.根據權利要求1所述的集成電路抗靜電轉接板，其特征在于，所述插塞(15)的材料為鎢。
7.根據權利要求1所述的集成電路抗靜電轉接板，其特征在于，所述互連線(16)的材料為銅。
8.根據權利要求1所述的集成電路抗靜電轉接板，其特征在于，所述凸點(17)的材料為銅。
9.根據權利要求1所述的集成電路抗靜電轉接板，其特征在于，所述鈍化層(18)的材料為二氧化硅。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于西安科銳盛創新科技有限公司，未經西安科銳盛創新科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201711352566.0/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
