[發明專利]用于局部可編程集成電路重配置的有源插入物

在審

• 申請號: 201711349647.5
• 申請日: 2017-12-15
• 公開（公告）號: CN108206179A
• 公開（公告）日: 2018-06-26
• 發明（設計）人: A.達素;P.麥埃爾亨尼
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L23/34
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李雪娜;鄭冀之

一種系統可以包括主處理器、具有存儲器元件的插入物、安裝在插入物上用于加速從主處理器接收到的任務的協處理器以及輔助芯片。協處理器、插入物以及輔助芯片可以是集成電路封裝的部分。插入物上的存儲器元件可以將配置位流運送到協處理器的可編程電路中的一個或多個邏輯扇區。可以使用硅通孔將插入物連接到集成電路封裝的封裝襯底，使得插入物的有源表面面向協處理器的有源表面。每個邏輯扇區可以包括加載有來自存儲器元件的配置數據的一個或多個數據寄存器。在一些實例中，輔助芯片可以包括用于存儲用來配置協處理器的邏輯扇區的附加配置位流的輔存儲器。

背景技術

這涉及集成電路，并且更特別地涉及可編程集成電路。

可編程集成電路是可以由用戶編程以實現期望的定制邏輯功能的集成電路的類型。在典型場景中，邏輯設計者使用計算機輔助設計工具來設計定制邏輯電路。當設計過程完成時，計算機輔助設計工具生成配置數據。配置數據被加載到可編程集成電路上的存儲器元件中來將該器件配置成執行定制邏輯電路的功能。

可以以配置位流的形式將配置數據供應到可編程器件。在已將第一配置位流加載到可編程器件上之后，可以通過在稱為重配置的過程中加載不同的配置位流來重配置該可編程器件。在重配置期間經常加載整個配置數據集。

可編程器件可以用于在大數據或快速數據應用中進行協處理。例如，可編程器件可以用在數據中心中的應用加速任務中，并且可以在數據中心操作期間被重編程以執行不同的任務。然而，傳統上，可編程器件的重配置的速度比數據中心中的期望的虛擬化速率慢幾個數量級。此外，用來隱藏重配置的等待時間的預取的配置位流的片上高速緩存或緩沖在硅片空間（silicon real estate）方面不合期望地昂貴。附加地，配置位流從片外存儲經由整個配置電路鏈的重復取出是能量密集的。

頻繁地出現期望設計并實現使得能夠實現具有改進的重配置速度和降低的能量消耗的片外存儲器的可編程器件的情況。

本文中的實施例是在該上下文內產生的。

發明內容

要領會到，本發明可以以眾多方式來實現，諸如過程、裝置、系統、器件或計算機可讀介質上的方法。下面描述本發明的若干發明實施例。

一種系統可以包括主處理器和集成電路封裝。所述集成電路封裝可以包括封裝襯底、安裝在所述封裝襯底上的有源插入物（interposer）、安裝在所述有源插入物上的集成電路（例如，協處理器）以及輔助芯片。所述輔助芯片可以安裝在所述封裝襯底上，或者如果期望的話安裝在所述插入物上。所述插入物和所述輔助芯片可以均包含用于存儲配置數據（例如，配置位流）的存儲器元件，所述配置數據用于將所述集成電路上的可編程電路配置成執行各種任務。所述集成電路封裝還可以包括散熱器，其被附著到所述協處理器集成電路并與其接觸。在一些實例中，所述散熱器也可以與所述輔助芯片接觸地放置。

所述集成電路的所述可編程電路可以包括被耦合到相應的相關聯的邏輯扇區管理器的多個邏輯扇區。這些邏輯扇區管理器可以幫助從所述插入物和所述輔助芯片的所述存儲器元件中檢索所述配置位流。所述邏輯扇區中的每一個可以包括存儲器單元（例如，配置隨機存取存儲器單元）的陣列、被耦合到存儲器單元的陣列的地址寄存器以及被耦合到存儲器單元的陣列的數據寄存器。

所述集成電路、所述插入物以及所述輔助芯片可以均包括具有在其處形成晶體管電路（例如，存儲器元件和可編程邏輯電路）的有源側的有源層以及具有無源背側的無源層（例如，大塊半導體層）。在一些實施例中，所述集成電路和所述插入物的所述有源側可以面向彼此以促進所述集成電路上的可編程電路的更快重配置。在這些實施例中，所述插入物可以使用所述插入物的所述無源層中的硅通孔（through silicon via）來與所述封裝襯底通信，并且可以通過插入在所述集成電路的所述有源側與所述插入物的所述有源側之間的微突起（microbump）來與所述集成電路通信。