[發明專利]一種硬件加密卡和加密方法

在審

• 申請號: 201711342487.1
• 申請日: 2017-12-14
• 公開（公告）號: CN108345806A
• 公開（公告）日: 2018-07-31
• 發明（設計）人: 黃發鈞;李所林;張曉飛;宋威;陳雪蓮;關星;盛毅
• 申請（專利權）人: 武漢船舶通信研究所（中國船舶重工集團公司第七二二研究所）
• 主分類號: G06F21/72
• 分類號: G06F21/72;G06F21/60
• 代理公司: 北京三高永信知識產權代理有限責任公司 11138
• 代理人: 徐立

1.一種硬件加密卡，其特征在于，所述硬件加密卡包括：ZYNQ芯片、第一加密芯片、第二加密芯片、第一USB接口、第二USB接口、DDR3存儲單元、EMMC存儲單元和隨機數生成器，所述ZYNQ芯片包括ARM處理器和FPGA模塊，所述ARM處理器和FPGA模塊通過高速片內總線連接；所述FPGA模塊通過所述第一USB接口與服務器連接，所述FPGA模塊還同時與所述第一加密芯片和隨機數生成器連接，所述ARM處理器同時與所述第二加密芯片、所述EMMC存儲單元和所述第二USB接口連接；

所述第一加密芯片和所述第二加密芯片均提供多種加密算法，且所述第一加密芯片和所述第二加密芯片提供的加密算法不同；所述EMMC存儲單元用于存儲密鑰，所述DDR3存儲單元用于在所述硬件加密卡工作過程中緩存密鑰；所述第二USB接口用于外接擴展設備；

所述FPGA模塊用于接收所述服務器通過所述第一USB接口發送的業務請求包，并從所述業務請求包中解析出運算指令；確定所述運算指令屬于所述FPGA模塊或者所述ARM處理器處理的運算指令；當所述運算指令屬于所述FPGA模塊處理的運算指令時，執行所述業務請求包中的運算指令，并生成業務應答包，所述業務應答包包括所述運算指令的執行結果；當所述運算指令屬于所述ARM處理器處理的運算指令時，將所述業務請求包發送至所述ARM處理器；

所述ARM處理器用于執行所述業務請求包中的運算指令，并生成業務應答包；將所述業務應答包發送至所述FPGA模塊；

所述FPGA模塊還用于通過所述第一USB接口向所述服務器發送所述業務應答包；

所述FPGA模塊用于確定所述運算指令的類型，當所述運算指令的類型為加解密運算指令時，調用所述第一加密芯片進行加解密運算；所述ARM處理器用于確定所述運算指令的類型，當所述運算指令的類型為加解密運算指令時，調用所述第二加密芯片進行加解密運算。

2.根據權利要求1所述的硬件加密卡，其特征在于，所述第一加密芯片為SM234加密芯片，所述第二加密芯片為AC4384加密芯片。

3.根據權利要求1所述的硬件加密卡，其特征在于，所述第一USB接口為USB3.0通信接口，所述第二USB接口為USB2.0通信接口。

4.根據權利要求1所述的硬件加密卡，其特征在于，所述硬件加密卡還包括管理員IC卡和連接在所述第二USB接口上的USB讀卡器，所述管理員IC卡通過所述USB讀卡器與所述ARM處理器連接，所述管理員IC卡用于存儲管理員認證信息。

5.根據權利要求1所述的硬件加密卡，其特征在于，所述隨機數生成器為WNG6物理噪聲源芯片。

6.根據權利要求1所述的硬件加密卡，其特征在于，所述DDR3存儲單元由兩片MT41K256M16HA-125E芯片搭載級聯而成。

7.根據權利要求1所述的硬件加密卡，其特征在于，所述EMMC存儲單元包括EMMC接口芯片MTFC16GAAAADV。

8.一種加密方法，其特征在于，所述方法由權利要求1-7任一項所述的硬件加密卡執行，所述方法包括：

FPGA模塊接收服務器通過第一USB接口發送的業務請求包，并從所述業務請求包中解析出運算指令；

FPGA模塊確定所述運算指令屬于所述FPGA模塊或者ARM處理器處理的運算指令；

當所述運算指令屬于所述FPGA模塊處理的運算指令時，FPGA模塊執行所述業務請求包中的運算指令，并生成業務應答包，所述業務應答包包括所述運算指令的執行結果；當所述運算指令屬于所述ARM處理器處理的運算指令時，FPGA模塊將所述業務請求包發送至所述ARM處理器；

所述ARM處理器執行所述業務請求包中的運算指令，并生成業務應答包；將所述業務應答包發送至所述FPGA模塊；

所述FPGA模塊通過所述第一USB接口向所述服務器發送所述業務應答包。

9.根據權利要求8所述的方法，其特征在于，所述方法還包括：

當所述硬件加密卡上電后，所述ARM處理器執行自檢算法：采用預置的標準的明文、密文和密鑰數據調用第一加密芯片和第二加密芯片進行加密或解密運算，將運算結果與預期標準結果進行比較；若所述運算結果與所述預期標準結果相同，則所述硬件加密卡通過自檢；若所述運算結果與所述預期標準結果不相同，則進行報錯。