[發明專利]隧穿場效應晶體管及其制備方法

在審

• 申請號: 201711342142.6
• 申請日: 2017-12-14
• 公開（公告）號: CN108288642A
• 公開（公告）日: 2018-07-17
• 發明（設計）人: 張青竹;張兆浩;殷華湘;徐忍忍
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/08
• 分類號: H01L29/08;H01L29/10;H01L29/417;H01L29/66;H01L29/78
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 韓建偉;謝湘寧

本發明提供了一種隧穿場效應晶體管及其制備方法。該制備方法包括以下步驟：S1，在襯底上形成與襯底隔離的第一鰭體，第一鰭體由沿長度方向順次連接的第一區域、第二區域和第三區域組成；S2，將第一鰭體中的第二區域形成納米線結構；S3，繞納米線結構的裸露表面順序形成層疊的界面氧化層、鐵電層和柵極，以及，制備方法還包括以下步驟：在第一區域中形成源極，在第三區域中形成漏極，源極和漏極分別與納米線結構的兩端連接，且源極與漏極的摻雜類型相反。上述制備方法提高了器件的柵控能力，降低了器件的漏電流，減小了器件的源漏寄生電阻，且能夠使器件的亞閾值斜率大大低于60mV/dec，功耗更低。

技術領域

本發明涉及半導體技術領域，具體而言，涉及一種隧穿場效應晶體管及其制備方法。

背景技術

隨著器件不斷萎縮，傳統的鰭型場效應晶體管(FinFET)面臨嚴重退化的亞閾值特性、急劇增加的源漏穿通漏電流和柵介質隧穿漏電流、提高驅動性能和降低系統功耗對工作電壓的矛盾需求、以及工藝變異導致的電學參數統計漲落(Statistical Fluctuations)等多方面的嚴峻挑戰。因此更加陡直的亞閾值斜率意味著可以得到更低的閾值電壓和更低的功耗，而傳統的MOSFET由于其物理特性的限制，其亞閾值斜率不能低于60mV/dec。

如何通過優化器件結構和制造工藝來提供更低的亞閾值斜率并優化柵控，仍是鰭型場效應晶體管必須要解決的技術難題。

發明內容

本發明的主要目的在于提供一種隧穿場效應晶體管及其制備方法，以解決現有技術中鰭型場效應晶體管的亞閾值斜率較高的問題。

為了實現上述目的，根據本發明的一個方面，提供了一種隧穿場效應晶體管的制備方法，包括以下步驟：S1，在襯底上形成與襯底隔離的第一鰭體，第一鰭體由沿長度方向順次連接的第一區域、第二區域和第三區域組成；S2，將第一鰭體中的第二區域形成納米線結構；S3，繞納米線結構的裸露表面順序形成層疊的界面氧化層、鐵電層和柵極，以及，制備方法還包括以下步驟：在第一區域中形成源極，在第三區域中形成漏極，源極和漏極分別與納米線結構的兩端連接，且源極與漏極的摻雜類型相反。

進一步地，步驟S1包括以下步驟：S11，在襯底上形成鰭結構，鰭結構的兩側具有相對的凹槽；S12，將鰭結構氧化，其中凹槽對應的鰭結構的位置被完全氧化以使鰭結構形成獨立的第一鰭體和第二鰭體，第一鰭體位于第二鰭體遠離襯底的一側；S13，在襯底上沉積絕緣材料，以形成覆蓋第一鰭體和第二鰭體的第一隔離層；S14，對第一隔離層進行平坦化處理，以使第一隔離層與第一鰭體的上表面齊平。

進一步地，步驟S11包括以下過程：S111，在襯底上順序形成第二隔離層、犧牲層和掩膜層；S112，采用圖形化工藝去除部分犧牲層和掩膜層，以使部分第二隔離層表面裸露；S113，去除剩余的掩膜層，并在第二隔離層上形成覆蓋于犧牲層兩側的第一側墻；S114，去除剩余的犧牲層，并以第一側墻為掩膜去除部分第二隔離層和部分襯底，與第一側墻對應的部分襯底凸起形成鰭結構，同時鰭結構的兩側形成有凹槽，凹槽由鰭結構的1/3高度處延伸至2/3高度處。

進一步地，形成鰭結構的過程包括：采用各向異性刻蝕工藝去除部分第二隔離層和部分襯底，以使剩余的襯底具有凸起結構；采用各向同性刻蝕工藝在凸起結構的兩側形成凹槽；采用各向異性刻蝕工藝去除位于凹槽下方的部分襯底，以形成具有凹槽的鰭結構。

進一步地，在步驟S1與步驟S2之間，制備方法還包括以下步驟：從第一隔離層的表面開始刻蝕去除部分第一隔離層，以使部分第一鰭體裸露；在剩余的第一隔離層上形成跨部分第一鰭體的假柵堆疊，并在假柵堆疊的兩側形成跨部分第一鰭體的第二側墻；去除假柵堆疊，位于第二側墻之間的部分第一鰭體為第二區域。

進一步地，在形成第二側墻的步驟以及去除假柵堆疊的步驟之間，在第一區域中形成源極，并在第三區域中形成漏極。