[發明專利]一種多FPGA異構加速卡調試系統及其接口連接方法、系統

有效

• 申請號: 201711341515.8
• 申請日: 2017-12-14
• 公開（公告）號: CN107943734B
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 張闖
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 羅滿

本申請公開了一種多FPGA異構加速卡調試系統及其接口連接方法、系統，該方法包括：通過PCIe總線將不同FPGA異構加速卡的PCIe插頭進行互聯；分別在每個FPGA異構加速卡內，通過JTAG信號線建立該FPGA異構加速卡的FPGA芯片和JTAG調試接頭之間、以及FPGA芯片和PCIe插頭上的JTAG引腳之間的連接。本申請不同FPGA異構加速卡的PCIe插頭之間通過PCIe總線進行互聯，并且，在每個FPGA異構加速卡內部，通過JTAG信號線，分別建立FPGA芯片和JTAG調試接頭之間的連接以及FPGA芯片和PCIe插頭上的JTAG引腳之間的連接，使得不同FPGA異構加速卡中的所有FPGA芯片之間實現互聯，由此可見，本申請簡化了多FPGA異構加速卡的調試連接方式，有利于大幅提升調試效率。

技術領域

本發明涉及FPGA異構加速卡技術領域，特別涉及一種多FPGA異構加速卡調試系統及其接口連接方法、系統。

背景技術

在云計算時代，目前，隨著人工智能的興起，GPU(即Graphics Processing Unit)借助深度學習，走上了歷史的舞臺，并且正應用于各種各樣的業務中，從training到inference都有它的身影。FPGA(即Field－Programmable Gate Array)也借著這股浪潮，慢慢地走向數據中心，發揮著它的優勢。參見圖1所示，傳統的FPGA異構加速卡的調試接口為JTAG接口，FPGA異構加速卡上的FPGA芯片通過標準的JTAG(即Joint Test Action Group)接口與調試器的一端連接，調試器的另一端則與主機進行連接，但是，這樣的連接都是一對一的連接方式，即調試某一塊FPGA異構加速卡時，必須將JTAG調試接頭與對應的FPGA異構加速卡進行連接。當需要對多個FPGA異構加速卡進行調試的時候，需要連接多個調試器與對應FPGA異構加速卡的JTAG接口相連接，或使用同一調試電纜與不同的FPGA異構加速卡的JTAG接口進行連接。隨著越來越多的FPGA異構加速卡部署到云計算中心，這種調試連接方法將對FPGA異構加速卡的現場調試帶來極大的不便和現場維護及開發人員帶來額外的難以接受的巨大工作量。

綜上所述可以看出，如何簡化多FPGA異構加速卡的調試連接方式以提升調試過程的便捷性是目前亟待解決的問題。

發明內容

有鑒于此，本發明的目的在于提供一種多FPGA異構加速卡調試系統及其接口連接方法、系統，能夠簡化多FPGA異構加速卡的調試連接方式。其具體方案如下：

第一方面，本發明公開了一種多FPGA異構加速卡調試接口的連接方法，每個所述FPGA異構加速卡中均包括FPGA芯片、JTAG調試接頭以及PCIe插頭；其中，所述連接方法包括：

通過PCIe總線將不同FPGA異構加速卡的PCIe插頭進行互聯；

分別在每個FPGA異構加速卡內，通過JTAG信號線建立該FPGA異構加速卡的FPGA芯片和JTAG調試接頭之間、以及FPGA芯片和PCIe插頭上的JTAG引腳之間的連接。

可選的，通過JTAG信號線建立該FPGA異構加速卡的FPGA芯片和JTAG調試接頭之間的連接的過程，包括：

通過TDI、TD0、TCK以及TMS信號線連接該FPGA異構加速卡的FPGA芯片和JTAG調試接頭。

可選的，通過JTAG信號線建立該FPGA異構加速卡的FPGA芯片和PCIe插頭上的JTAG引腳之間的連接的過程，包括：

通過TDI、TD0、TCK以及TMS信號線連接該FPGA異構加速卡的FPGA芯片和PCIe插頭上的JTAG引腳。