[發(fā)明專(zhuān)利]帶有同步串口的通訊裝置、同步串口帶寬同步系統(tǒng)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201711340036.4
• 申請(qǐng)日: 2017-12-14
• 公開(kāi)（公告）號(hào): CN108111426B
• 公開(kāi)（公告）日: 2021-06-08
• 發(fā)明（設(shè)計(jì)）人: 雷文
• 申請(qǐng)（專(zhuān)利權(quán)）人: 邁普通信技術(shù)股份有限公司
• 主分類(lèi)號(hào): H04L12/801
• 分類(lèi)號(hào): H04L12/801;H04L12/815;H04L12/819;H04L12/841;H04J3/06
• 代理公司: 成都虹橋?qū)＠聞?wù)所(普通合伙) 51124
• 代理人: 李凌峰

1.同步串口帶寬同步的方法，其特征在于，包括以下步驟：

步驟1、判斷本機(jī)是否為同步串口時(shí)鐘接收端，若是則進(jìn)入步驟2，否則作為同步串口時(shí)鐘發(fā)送端進(jìn)行處理；

步驟2、實(shí)時(shí)采樣串口時(shí)鐘，計(jì)算出當(dāng)前同步串口速率且存儲(chǔ)，其中，所述實(shí)時(shí)采樣串口時(shí)鐘，具體包括：

通過(guò)自帶的高頻計(jì)數(shù)器對(duì)串口時(shí)鐘進(jìn)行采樣；

步驟3、定時(shí)輪詢(xún)存儲(chǔ)的當(dāng)前同步串口速率，并根據(jù)當(dāng)前同步串口速率更新配置令牌桶速率為當(dāng)前同步串口速率值；

步驟4、在通過(guò)串口數(shù)據(jù)發(fā)送時(shí)，實(shí)時(shí)根據(jù)令牌桶進(jìn)行數(shù)據(jù)轉(zhuǎn)發(fā)。

2.如權(quán)利要求1所述的同步串口帶寬同步的方法，其特征在于，步驟2中，所述計(jì)算出當(dāng)前同步串口速率且存儲(chǔ)；具體包括：

將計(jì)算出的當(dāng)前同步串口速率存儲(chǔ)在自身的寄存器中，且僅保存最新計(jì)算出的當(dāng)前同步串口速率；

步驟3中，所述定時(shí)輪詢(xún)存儲(chǔ)的當(dāng)前同步串口速率，具體包括：

定時(shí)輪詢(xún)FPGA的寄存器，從而獲取當(dāng)前同步串口速率。

3.如權(quán)利要求2所述的同步串口帶寬同步的方法，其特征在于，步驟3中，所述定時(shí)輪詢(xún)FPGA的寄存器是指：通過(guò)SPI總線(xiàn)定時(shí)輪詢(xún)FPGA的寄存器。

4.帶有同步串口的通訊裝置，其特征在于，包括串口模塊、FPGA模塊以及同步驅(qū)動(dòng)模塊；

所述FPGA模塊，用于判斷當(dāng)前為同步串口時(shí)鐘接收端時(shí)，實(shí)時(shí)采樣串口時(shí)鐘，計(jì)算出當(dāng)前同步串口速率且存儲(chǔ)，所述FPGA模塊是通過(guò)自帶的高頻計(jì)數(shù)器對(duì)串口時(shí)鐘進(jìn)行采樣；

所述同步驅(qū)動(dòng)模塊，用于定時(shí)輪詢(xún)FPGA模塊所存儲(chǔ)的當(dāng)前同步串口速率，并根據(jù)當(dāng)前同步串口速率更新配置串口模塊中的令牌桶速率為當(dāng)前同步串口速率值；

所述串口模塊，用于實(shí)時(shí)根據(jù)令牌桶進(jìn)行數(shù)據(jù)轉(zhuǎn)發(fā)。

5.如權(quán)利要求4所述的帶有同步串口的通訊裝置，其特征在于，所述FPGA模塊將計(jì)算出的當(dāng)前同步串口速率存儲(chǔ)在自身的寄存器中，且僅保存最新計(jì)算出的當(dāng)前同步串口速率，所述同步驅(qū)動(dòng)模塊是定時(shí)輪詢(xún)FPGA模塊的寄存器，從而獲取當(dāng)前同步串口速率。

6.如權(quán)利要求5所述的帶有同步串口的通訊裝置，其特征在于，所述同步驅(qū)動(dòng)模塊是通過(guò)SPI總線(xiàn)定時(shí)輪詢(xún)FPGA模塊的寄存器。

7.同步串口帶寬同步系統(tǒng)，包括同步串口時(shí)鐘發(fā)送端及同步串口時(shí)鐘接收端，其特征在于，所述同步串口時(shí)鐘接收端為如權(quán)利要求4-6任一項(xiàng)所述的帶有同步串口的通訊裝置。