[發明專利]MOSFET器件及其制造方法

有效

• 申請號: 201711339158.1
• 申請日: 2017-12-14
• 公開（公告）號: CN109962106B
• 公開（公告）日: 2022-10-14
• 發明（設計）人: 劉強;俞文杰;蔡劍輝;陳治西;劉晨鶴;王曦
• 申請（專利權）人: 上海新微技術研發中心有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336;H01L21/34
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 孫佳胤

本發明提供的MOSFET器件，包括：具有圖形化的襯底，所述襯底包括底層硅以及覆蓋于所述底層硅表面的埋氧化層，且所述襯底中包括通過刻蝕埋氧化層形成的凹槽；位于所述凹槽上方、且采用二維半導體材料制成的溝道區域；所述二維半導體材料為過渡金屬硫族化合物、黑磷、硅烯、鍺烯或具有能帶的石墨烯。本發明形成了一種無背柵結構的MOSFET器件，在受到高能射線和高能粒子照射時杜絕了襯底中氧化物陷阱電荷和界面陷阱電荷的出現，避免了寄生背溝道的產生，使得MOSFET器件同時具有抗單粒子效應的性能和抗總劑量效應的性能。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種MOSFET器件及其制造方法。

背景技術

MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金屬-氧化物半導體場效應晶體管)器件，是一種可以廣泛使用在模擬電路與數字電路的場效應晶體管(field-effect transistor)。

在太空環境、核輻射環境或者其他高能環境中，常常存在很多高能量的射線或粒子。在這些高能環境下，集成電路芯片很容易因受到較強輻射而發生損壞。對構成集成電路的基礎元件——MOSFET器件來說，引起芯片損壞的輻射效應一般分為兩種：單粒子效應和總劑量效應。

為了克服單粒子效應對MOSFET器件的影響，人們采用SOI(Silicon OnInsulator)襯底來制備集成電路通過一介質層將MOSFET器件的有源區與硅襯底隔離，以減少輻射粒子引起的誘生電荷。但是隨之而來的是產生較為嚴重的總劑量效應，表現為入射粒子在埋氧化層(Buried Oxide，BOX)逐漸誘發并積累了較多的氧化物陷阱電荷，以及在Si/SiO₂界面處誘發相應的界面陷阱電荷，這些氧化物陷阱電荷和界面陷阱電荷總體上表現為正電荷，并對MOSFET器件的溝道施加額外的電場，使得溝道中的載流子濃度和能帶結構發生變化，進而導致MOSFET器件的電學性能的改變，主要表現為閾值電壓的漂移和漏電流的增大。

因此，如何改善高能量的粒子對MOSFET器件的輻射影響，確保MOSFET器件的品質，是目前亟待解決的技術問題。

發明內容

本發明提供一種MOSFET器件及其制造方法，用以解決現有技術中MOSFET器件已收到高能量粒子輻射影響的問題，以提高MOSFET器件的品質。

為了解決上述問題，本發明提供了一種MOSFET器件，包括：具有圖形化的襯底，所述襯底包括底層硅以及覆蓋于所述底層硅表面的埋氧化層，且所述襯底中包括通過刻蝕埋氧化層形成的凹槽；位于所述凹槽上方、且采用二維半導體材料制成的溝道區域；所述二維半導體材料為過渡金屬硫族化合物、黑磷、硅烯、鍺烯或具有能帶的石墨烯。

優選的，還包括置于所述襯底與所述溝道區域之間的二維絕緣材料層。

優選的，所述二維絕緣材料層為單層氮化硼薄膜、多層氮化硼薄膜或經氟化處理的石墨烯薄膜。

優選的，所述凹槽是通過對所述埋氧化層進行反應離子刻蝕形成的。

為了解決上述問題，本發明還提供了一種MOSFET器件的制造方法，其特征在于，包括如下步驟：

提供襯底，所述襯底包括底層硅以及覆蓋于所述底層硅表面的埋氧化層；

圖形化所述襯底，以通過刻蝕埋氧化層形成凹槽；

采用二維半導體材料在所述凹槽上方形成溝道區域；所述二維半導體材料為過渡金屬硫族化合物、黑磷、硅烯、鍺烯或具有能帶的石墨烯。

優選的，圖形化所述襯底，以通過刻蝕埋氧化層形成凹槽之后還包括如下步驟：

在所述襯底表面覆蓋二維絕緣材料層；