1.一種基于高速串行鏈路的分布式采集系統(tǒng)同步時鐘傳輸?shù)姆椒ǎㄒ韵虏襟E：

通過發(fā)送延時測量命令，利用主節(jié)點FPGA和子節(jié)點FPGA之間發(fā)送延遲測量序列和接收反饋序列的方式，實現(xiàn)鏈路延遲值的測量，具體地，對于一次鏈路延遲值的測量，主節(jié)點將發(fā)送一個延遲測量序列，同時用本地高頻時鐘開啟計數(shù)器，子節(jié)點接收到延時測量序列后立刻反送一個反饋序列，內(nèi)容和延遲測量序列一致，用于主節(jié)點進行識別，主節(jié)點收到反饋序列后，關(guān)閉計數(shù)器，此時即得到子節(jié)點的鏈路延遲值；

所述主節(jié)點在測量完鏈路中所有子節(jié)點的鏈路延時值后，通過發(fā)送延遲值配置序列的方式，配置各子節(jié)點的時鐘延遲值；

所述主節(jié)點向數(shù)據(jù)鏈路層數(shù)據(jù)流中傳輸特定控制碼以實現(xiàn)同步時鐘的傳輸；

所述各子節(jié)點監(jiān)測數(shù)據(jù)鏈路層中的同步時鐘控制碼，并從所述時鐘同步控制碼中恢復(fù)出所述主節(jié)點發(fā)送的同步時鐘；

所述各子節(jié)點將恢復(fù)得到的同步時鐘，延遲接收的時鐘延遲值后作為本地的同步時鐘。