[發(fā)明專利]一種多處理器協(xié)同芯片性能評估系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 201711334958.4
• 申請日: 2017-12-14
• 公開（公告）號: CN108226751B
• 公開（公告）日: 2020-10-02
• 發(fā)明（設(shè)計(jì)）人: 龐新潔
• 申請（專利權(quán)）人: 芯海科技（深圳）股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G06F15/173
• 代理公司: 深圳市神州聯(lián)合知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44324
• 代理人: 王志強(qiáng)

本發(fā)明公開了一種多處理器協(xié)同芯片性能評估系統(tǒng)，所述系統(tǒng)包括有開短路檢測模塊、USB通信處理模塊、PMU控制模塊、信號掃描模塊、電壓控制模塊、頻率測量模塊、測試指標(biāo)評估模塊、擴(kuò)展測量模塊。本發(fā)明可以在研發(fā)設(shè)計(jì)階段控制多芯片進(jìn)行性能指標(biāo)參數(shù)測試評估，采用PC控制軟件作為人機(jī)接口，利用并測方式將多種類別指標(biāo)測試集成在一套系統(tǒng)內(nèi)對芯片進(jìn)行測試和評估，大幅提高測試效率。

技術(shù)領(lǐng)域

本發(fā)明屬于芯片測試的技術(shù)領(lǐng)域，特別涉及雙處理器控制、多組被測芯片同時(shí)測試的系統(tǒng)及方法。

背景技術(shù)

目前的芯片多項(xiàng)關(guān)鍵模擬指標(biāo)在研發(fā)設(shè)計(jì)階段不進(jìn)行一體化檢測，多項(xiàng)性能指標(biāo)在多套系統(tǒng)中測試或者測試效率不高，給測試工作的實(shí)施帶來了很大的不便；系統(tǒng)的測量精度不高和測試數(shù)據(jù)準(zhǔn)確性差異等，存在誤測誤判的問題，加上芯片設(shè)計(jì)、工藝及封裝等方面的因素影響，系統(tǒng)供給芯片所需的信號精度不夠，對于準(zhǔn)確的評估芯片性能帶來了一定的困擾；采用單處理器結(jié)構(gòu)的設(shè)計(jì)方法，由于其構(gòu)造原因，只能串行順序測試，存在測試效率低和測試時(shí)間高等問題，高測試時(shí)間對于產(chǎn)品交期也是一個(gè)問題；人工測試工作多多測試平臺(tái)來協(xié)同完成測試工作，開銷成本大且便捷性很差，需要掌握更多的技術(shù)細(xì)節(jié)對人員的技能要求較高，培訓(xùn)投入和系統(tǒng)維護(hù)等成本增加；傳統(tǒng)裝置輸出電壓不穩(wěn)定，很容易被拉低，且沒有自適應(yīng)控制功能，不能有效的鎖定輸出電壓，造成測試數(shù)據(jù)波動(dòng)大、數(shù)據(jù)真實(shí)性差及重復(fù)性工作多等。

如專利申請201180026081.7則公開了一種允許更快速的并行執(zhí)行控制處理而不會(huì)損害靈活性或可擴(kuò)展性的多處理器系統(tǒng)。公開的多處理器系統(tǒng)設(shè)有一個(gè)或多個(gè)主處理器(10)、多個(gè)子處理器(30至3n)以及用于執(zhí)行每個(gè)子處理器(30至3n)的執(zhí)行控制的執(zhí)行控制電路(20)；其中執(zhí)行控制電路(20)設(shè)有用于每個(gè)子處理器的執(zhí)行控制處理的執(zhí)行控制用處理器(21)、用于每個(gè)子處理器的命令觸發(fā)的控制總線輸出裝置、用于來自每個(gè)子處理器的狀態(tài)通知的狀態(tài)總線輸入裝置、用于評估狀態(tài)通知是否與操作序列上接下來要發(fā)出的處理命令具有一對一依從關(guān)系并且要被高速處理的評估電路(24)、用于在要執(zhí)行高速處理的情況下發(fā)出相應(yīng)的處理觸發(fā)命令的狀態(tài)加速器(25)，以及用于利用執(zhí)行控制處理器來處理狀態(tài)通知的狀態(tài)FIFO控制單元(26)。

然而，上述的多處理器并不能實(shí)現(xiàn)芯片測試，而是僅僅進(jìn)行加速處理，提高系統(tǒng)的處理速度。無法解決現(xiàn)有芯片測試中不能精確測試芯片各指標(biāo)項(xiàng)、不能給被測芯片提供較精確的信號源、外圍電路較復(fù)雜、硬件成本高且維護(hù)難度增加等缺陷，制約了測試效率的提高。

發(fā)明內(nèi)容

基于此，因此本發(fā)明的首要目地是提供一種多處理器協(xié)同芯片性能評估系統(tǒng)及方法，該系統(tǒng)及方法旨在開發(fā)出一個(gè)以ARM作為主控，F(xiàn)PGA作為協(xié)處理器的雙CPU控制結(jié)構(gòu)，同時(shí)對多個(gè)芯片性能特性進(jìn)行測試和評估，包含開路、時(shí)鐘頻率等參數(shù)測試的系統(tǒng)及方法，整個(gè)過程自動(dòng)化程度較高，系統(tǒng)兼容性好移植性高，具備高性能、高測試效率、維護(hù)便捷等特點(diǎn)。

本發(fā)明的另一個(gè)目地在于提供一種多處理器協(xié)同芯片性能評估系統(tǒng)及方法，該系統(tǒng)及方法采用自動(dòng)化測試技術(shù)，電壓自適應(yīng)控制技術(shù)，整個(gè)芯片性能指標(biāo)測試和評估過程無需人為參與，能夠自動(dòng)完成芯片參數(shù)數(shù)據(jù)歸類、數(shù)據(jù)收集并分析。

為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為：

一種多處理器協(xié)同芯片性能評估系統(tǒng)，其特征在于所述系統(tǒng)包括有開短路檢測模塊、USB通信處理模塊、PMU控制模塊、信號掃描模塊、電壓控制模塊、頻率測量模塊、測試指標(biāo)評估模塊、擴(kuò)展測量模塊，其中，

所述開短路檢測模塊，主要是完成對被測芯片管腳是否接觸良好進(jìn)行檢測，系統(tǒng)檢測到接觸不良的芯片，提示用戶重新放置，以確保測試數(shù)據(jù)的有效性；

所述USB通信模塊主要負(fù)責(zé)上下位機(jī)的數(shù)據(jù)和命令傳輸，發(fā)送系統(tǒng)命令數(shù)據(jù)和接收PC控制軟件發(fā)送的命令數(shù)據(jù)；