[發明專利]制造半導體器件的方法

有效

• 申請號: 201711319780.6
• 申請日: 2013-09-12
• 公開（公告）號: CN108109926B
• 公開（公告）日: 2021-02-23
• 發明（設計）人: 廣永兼也;安永雅敏;平井達也;黑田壯司
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L21/50;H01L23/00;H01L23/31;H01L23/498
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;董典紅

1.一種制造半導體器件的方法，包括以下步驟：

(a)提供布線板，所述布線板包括在其之上形成有絕緣膜和多個布線的第一表面；

(b)在步驟(a)之后，在所述布線板的所述第一表面之上安裝半導體芯片，所述半導體芯片包括在其之上形成有多個第一焊盤的第一表面；以及

(c)在步驟(b)之后，經由第一接線將所述半導體芯片的所述多個第一焊盤中的第二焊盤電耦合到所述多個布線中的第一布線，以及經由第二接線將所述半導體芯片的所述多個第一焊盤中的第三焊盤電耦合到所述多個布線中的所述第一布線，

其中在平面圖中，所述半導體芯片的所述第一表面具有沿著其布置有所述半導體芯片的所述多個第一焊盤的第一側，

其中在平面圖中，所述半導體芯片的所述第一側在第一方向上延伸，

其中在平面圖中，所述第一布線被覆蓋有所述絕緣膜，使得所述第一布線的一部分從所述絕緣膜的第一開口露出，

其中在平面圖中，所述絕緣膜的所述第一開口具有多個側，

其中在平面圖中，所述第一開口的第一側和所述第一開口的第二側沿所述半導體芯片的所述第一側布置，

其中在平面圖中，所述第一開口的所述第二側位于所述半導體芯片的所述第一側和所述第一開口的所述第一側之間，

其中在平面圖中，所述第一開口的第三側和所述第一開口的第四側在與所述第一方向相交的第二方向上延伸，

其中在平面圖中，所述第一布線的所述一部分從所述第一開口的所述第三側延伸到所述第一開口的所述第四側，并且沿著所述半導體芯片的所述第一側延伸，

其中在平面圖中，所述第一布線的所述一部分具有第一區域和第二區域，

其中所述第一布線的所述第一區域具有第一部分和第二部分，在平面圖中所述第二部分與所述第一布線的所述第一部分相鄰并且也與所述第一開口的所述第四側相交，

其中在平面圖中，在所述第一布線的所述第一區域的所述第一部分處，所述第一布線的所述第二區域從所述第一布線的所述第一區域朝向所述第一開口的所述第一側突出，

其中在平面圖中，所述第一布線的所述一部分具有沿著所述半導體芯片的所述第一側延伸并且從所述第一開口的所述第三側延伸到所述第一開口的所述第四側的第一側，

其中在平面圖中，所述第一布線的所述第一區域的所述第二部分具有沿著所述半導體芯片的所述第一側延伸并且從所述第一布線的所述一部分的所述第二區域延伸到所述第一開口的所述第四側的第二側，

其中在平面圖中，所述第一布線的所述第二部分的所述第二側位于所述第一開口的所述第一側與所述第一布線的所述一部分的所述第一側之間，

其中在平面圖中，所述第一布線的所述一部分的所述第一側位于所述第一開口的所述第二側與所述第一布線的所述第二部分的所述第二側之間，

其中步驟(c)包括步驟(c1)至(c4)：

(c1)檢測所述第一布線的所述第二區域，以由此指定所述第一布線的所述第一區域的所述第一部分的位置；

(c2)在步驟(c1)之后，基于在步驟(c1)中指定的所述第一布線的所述第一部分的位置，將所述第一接線電耦合到所述第一布線的所述第一部分；

(c3)檢測所述第一布線的所述第二區域，以由此指定所述第一布線的所述第一區域的所述第二部分的位置；以及

(c4)在步驟(c3)之后，基于在步驟(c3)中指定的所述第一布線的所述第二部分的位置，將所述第二接線電耦合到所述第一布線的所述第二部分，以及

其中在步驟(c)中，在所述第一布線的所述第一區域的所述第一部分處，將所述第一接線電耦合到所述第一布線。

2.根據權利要求1所述的方法，還包括以下步驟：

(d)在步驟(c)之后，用樹脂密封所述布線板的所述第一表面、所述半導體芯片和所述第一接線，

其中所述半導體芯片的所述多個第一焊盤包括第四焊盤，

其中在平面圖中，所述布線板具有第一焊區端子，所述第一焊區端子被形成在所述第一表面之上并且從所述絕緣膜的第二開口露出，

其中向所述第一焊區端子施加第一電勢，

其中向所述第一接線施加第二電勢，所述第二電勢不同于所述第一電勢，

其中在步驟(c)中，經由第三接線將所述第四焊盤電耦合到所述第一焊區端子，以及

其中在平面圖中，所述第三接線沿所述第一接線延伸并且鄰近所述第一接線而定位。