[發明專利]一種邏輯電路操作方法

有效

• 申請號: 201711318680.1
• 申請日: 2017-12-12
• 公開（公告）號: CN108092658B
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 李祎;程龍;周亞雄;王卓睿;繆向水
• 申請（專利權）人: 華中科技大學
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/0948
• 代理公司: 華中科技大學專利中心 42201
• 代理人: 廖盈春;曹葆青

本發明公開了一種邏輯電路操作方法；其中，邏輯電路包括阻變單元和場效應晶體管；阻變單元的正極作為第一輸入端，阻變單元的負極與場效應晶體管的漏極連接后作為級聯端，阻變單元的柵極作為第二輸入端，場效應晶體管的源極作為接地端；第一輸入端用于施加邏輯操作電壓；級聯端用于外接電路；第二輸入端用于施加邏輯輸入電壓信號；接地端用于接地。進行邏輯操作時，在阻變單元的正極施加Set電壓，場效應晶體管的源極接地，柵極接輸入信號，以阻變單元的初始阻態作為另一輸入，即可實現IMP邏輯功能；通過多步重復操作或外接電路可在這一結構中完成NAND等多種邏輯操作。本發明可實現多種邏輯功能，同時操作簡單、易于控制。

技術領域

本發明屬于數字電路領域，更具體的，涉及一種邏輯電路操作方法。

背景技術

憶阻器被認為是電阻、電容、電感外的第四種基本電路元件，能夠記憶流經的電荷量，其電阻值能夠通過控制電流變化而隨之改變。憶阻器的高阻態和低阻態可以用來存儲“0”和“1”，用于信息存儲，具有非易失性、低功耗、高速、高集成度等優點。此外，憶阻器還被提出可以實現邏輯運算。傳統CMOS邏輯門電路中的邏輯運算，輸入和輸出信號的載體均為電壓，無法實時存儲，具有掉電易失性；且由于兩種輸入信號均為電壓，存在競爭冒險問題；而基于憶阻器的邏輯運算可以將電阻作為輸入和輸出信號，運算結果可直接存儲在器件的電阻狀態中，即在同一器件或是電路中可以完成數據的計算與存儲，實現信息存儲和計算的融合，提高信息處理的效率，從功能的角度推動信息存儲器的發展。雖然電阻狀態被用來當做信號的載體，但是根據現有的技術，在電路中同時施加兩種操作電壓時，仍然存在競爭冒險問題；而且以電壓作為輸入信號，以電阻狀態作為輸出信號，在多次級聯邏輯操作的時候，會頻繁地使用電阻-電壓轉換電路，將會增加邏輯計算復雜度，并額外增加電路功耗。

發明內容

針對現有技術的缺陷，本發明的目的在于提供一種邏輯電路及其操作方法，旨在解決傳統邏輯門電路中的競爭冒險導致邏輯計算誤碼率高的問題，以及現有的基于憶阻器的邏輯門電路中級聯過程頻繁用到轉換電路導致的計算復雜度高和電路功耗高的問題。

本發明提供了一種邏輯電路，包括：阻變單元和場效應晶體管；所述阻變單元的正極作為第一輸入端，所述阻變單元的負極與所述場效應晶體管的漏極連接后作為級聯端，所述阻變單元的柵極作為第二輸入端，所述場效應晶體管的源極作為接地端；所述第一輸入端用于施加邏輯操作電壓；所述級聯端用于外接電路；所述第二輸入端用于施加邏輯輸入電壓信號；所述接地端用于接地。

更進一步地，工作時，通過給所述阻變單元的正、負極兩端施加大于第一閾值的正向電壓脈沖時，所述阻變單元阻變至低阻態；當給所述阻變單元正、負極兩端施加大于第二閾值的負向電壓脈沖時，所述阻變單元阻變至高阻態。

更進一步地，當所述阻變單元阻變至低阻態時，將阻變單元低阻態記為邏輯值“1”；當所述阻變單元阻變至高阻態時，將阻變單元高阻態記為邏輯值“0”。

更進一步地，所述場效應晶體管為N型金屬-氧化物-半導體場效應晶體管；當源極接地時，若在柵極施加的正向電壓超過第三閾值時，漏極和源極之間形成導通通道；若在柵極施加的正向電壓沒有超過第三閾值時，漏極和源極之間無導通通道。

本發明還提供了一種基于上述的邏輯電路實現數據寫入功能的操作方法，包括下述步驟：

在所述第二輸入端施加V_G電壓脈沖，級聯端懸空，接地端接地；并在V_G電壓脈沖的持續時間內，通過在第一輸入端施加V_set電壓脈沖，使得阻變單元發生阻變至低阻態，在阻變單元中實現數據1的寫入；通過在所述第一輸入端施加V_reset電壓脈沖，使得阻變單元發生阻變至高阻態，在阻變單元中實現數據0的寫入；其中，V_G的電壓幅值大于第三閾值，V_set的電壓幅值大于第一閾值，V_reset的電壓幅值大于第二閾值。