[發明專利]一種波形發生裝置

有效

• 申請號: 201711307712.8
• 申請日: 2017-12-11
• 公開（公告）號: CN108572266B
• 公開（公告）日: 2020-09-15
• 發明（設計）人: 陸順杰;王永添;羅森
• 申請（專利權）人: 深圳市鼎陽科技股份有限公司
• 主分類號: G01R1/28
• 分類號: G01R1/28
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 郭燕

1.一種波形發生裝置，其特征在于，包括：處理器、波形預處理模塊和濾波模塊；

所述處理器，用于根據用戶輸入的脈沖波參數計算脈沖波配置參數，并將所述脈沖波配置參數配置給所述波形預處理模塊；

所述波形預處理模塊，用于根據所述脈沖波配置參數確定所述濾波模塊的濾波地址，將所述濾波地址輸出給所述濾波模塊，并向所述濾波模塊輸入待濾波數據，在每次輸入待濾波數據時將待濾波數據在0和1之間進行輪流切換；

所述濾波模塊，用于根據所述濾波地址獲取濾波系數，采用所述濾波系數對所述待濾波數據進行低通濾波，得到數字脈沖波；

其中，所述脈沖波參數包括脈沖波頻率f、脈沖波脈寬width、脈沖波上升時間rise和脈沖波下降時間fall；

所述脈沖波配置參數包括頻率控制字FTW1、FTW2、FTW3和相位P，其中，所述FTW1與所述f成正比，所述FTW1和所述FTW2的比值與所述rise成正比且與1/2f成反比，所述FTW1和所述FTW3的比值與所述fall成正比且與1/2f成反比，所述P根據所述f、所述width、所述rise和所述fall計算得到；

所述波形預處理模塊包括第一相位累加器和乘法器；

所述第一相位累加器用于在接收到所述脈沖波配置參數后以所述FTW1為頻率控制字開始運行，并將每個時鐘的累加相位輸出到所述乘法器的第一端，所述第一相位累加器在達到相位上限后溢出，在每次溢出時將相位上限在相位P和相位720-P之間進行輪流切換，并控制乘法器的第二端輸入在FTW3/FTW1和FTW2/FTW1之間進行輪流切換；

所述乘法器用于將第一端和第二端的輸入進行乘法運算，并將運算得到的相位輸出給所述濾波模塊。

2.一種波形發生裝置，其特征在于，包括：處理器、波形預處理模塊和濾波模塊；

所述處理器，用于根據用戶輸入的脈沖波參數計算脈沖波配置參數，并將所述脈沖波配置參數配置給所述波形預處理模塊；

所述波形預處理模塊，用于根據所述脈沖波配置參數確定所述濾波模塊的濾波地址，將所述濾波地址輸出給所述濾波模塊，并向所述濾波模塊輸入待濾波數據，在每次輸入待濾波數據時將待濾波數據在0和1之間進行輪流切換；

所述濾波模塊，用于根據所述濾波地址獲取濾波系數，采用所述濾波系數對所述待濾波數據進行低通濾波，得到數字脈沖波；

其中，所述脈沖波參數包括脈沖波頻率f、脈沖波脈寬width、脈沖波上升時間rise和脈沖波下降時間fall；

所述脈沖波配置參數包括頻率控制字FTW1、FTW2、FTW3和相位P，其中，所述FTW1與所述f成正比，所述FTW1和所述FTW2的比值與所述rise成正比且與1/2f成反比，所述FTW1和所述FTW3的比值與所述fall成正比且與1/2f成反比，所述P根據所述f、所述width、所述rise和所述fall計算得到；

所述波形預處理模塊包括第一相位累加器、乘法器和第二相位累加器；

所述第一相位累加器用于在接收到所述脈沖波配置參數后以所述FTW1為頻率控制字開始運行，在達到相位上限后溢出，并將溢出相位輸出到所述乘法器的第一端，所述第一相位累加器在每次溢出時將相位上限在相位P和相位720-P之間進行輪流切換，并控制乘法器的第二端輸入在FTW3/FTW1和FTW2/FTW1之間進行輪流切換，且控制所述第二相位累加器的頻率控制字在FTW3和FTW2之間進行輪流切換；

所述乘法器用于將第一端和第二端的輸入進行乘法運算，并將運算結果輸出給所述第二相位累加器；

所述第二相位累加器用于根據FTW3或FTW2與乘法器的運算結果，在每個時鐘周期，輸出相位給所述濾波模塊。

3.如權利要求1或2所述的裝置，其特征在于，所述濾波模塊包括：濾波系數存儲器和有限脈沖響應FIR濾波器；

所述濾波系數存儲器用于以所述波形預處理模塊輸出的相位為濾波地址，確定所述濾波地址對應的濾波系數，并將所述濾波系數輸出給所述FIR濾波器；

所述FIR濾波器用于對所述濾波系數和待濾波數據進行運算，得到數字脈沖波。