[發(fā)明專利]逐次逼近模數(shù)轉(zhuǎn)換器及其基于自適應(yīng)預(yù)測區(qū)間的量化方法

有效

• 申請?zhí)枺?/td>: 201711307659.1
• 申請日: 2017-12-11
• 公開（公告）號: CN107888191B
• 公開（公告）日: 2020-11-13
• 發(fā)明（設(shè)計）人: 張中;張啟輝;王依波;魏雪杰;寧寧
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: H03M1/00
• 分類號: H03M1/00;H03M1/46
• 代理公司: 成都點睛專利代理事務(wù)所(普通合伙) 51232
• 代理人: 葛啟函

1.一種用于實現(xiàn)權(quán)利要求2的基于自適應(yīng)預(yù)測區(qū)間的逐次逼近模數(shù)轉(zhuǎn)換器的量化方法的逐次逼近模數(shù)轉(zhuǎn)換器，包括DAC模塊、比較器模塊、SAR邏輯電路模塊和預(yù)測判斷控制電路模塊，

所述DAC模塊獲取輸入信號，其輸出端連接所述比較器模塊的輸入端，其控制端連接所述SAR邏輯電路模塊的第一輸出端和預(yù)測判斷控制電路模塊的第一輸出端；所述比較器模塊的輸出端連接所述SAR邏輯電路模塊的第一輸入端和預(yù)測判斷控制電路模塊的輸入端，所述預(yù)測判斷控制電路模塊的第二輸出端連接所述SAR邏輯電路模塊的第二輸入端，所述SAR邏輯電路模塊的第二輸出端輸出所述逐次逼近模數(shù)轉(zhuǎn)換器的數(shù)字輸出；

其特征在于，所述DAC模塊包括兩組基于共模電壓復(fù)位的二進制開關(guān)電容陣列，每組二進制開關(guān)電容陣列為分段電容陣列，包括主DAC陣列、子DAC陣列和連接在所述主DAC陣列和子DAC陣列之間的耦合電容C_S，所述主DAC陣列包括M個量化電容以及第一冗余電容C_R1和第二冗余電容C_R2，M為大于1的正整數(shù)，按權(quán)重由高到低的順序給所述主DAC陣列的M個量化電容編號為C₁、C₂、……、C_M，第一冗余電容C_R1與量化電容C_M的電容值相等，第二冗余電容C_R2與量化電容C_M-1的電容值相等，所述第一冗余電容C_R1和第二冗余電容C_R2依次插在所述量化電容C_M之后；所述子DAC陣列包括L個量化電容，按權(quán)重由高到低的順序給所述子DAC陣列的L個量化電容編號為C_M+1、C_M+2、……、C_M+L，L為大于1的正整數(shù)；

所述主DAC陣列中的量化電容的上極板耦合并連接所述耦合電容C_S的一端和所述比較器模塊的正向輸入端或負(fù)向輸入端，下極板通過開關(guān)分別連接輸入電壓、共模電壓、參考電壓和地電壓；所述子DAC陣列中的量化電容上極板耦合并連接所述耦合電容C_S的另一端和共模電壓，下極板通過開關(guān)分別連接輸入電壓、共模電壓、參考電壓和地電壓，所述參考電壓為所述逐次逼近模數(shù)轉(zhuǎn)換器的參考電壓，所述共模電壓的電壓值為所述參考電壓的電壓值的一半。

2.一種基于自適應(yīng)預(yù)測區(qū)間的逐次逼近模數(shù)轉(zhuǎn)換器的量化方法，其特征在于，所述逐次逼近模數(shù)轉(zhuǎn)換器中DAC模塊為分段式二進制開關(guān)電容陣列，包括主DAC陣列、子DAC陣列和連接在所述主DAC陣列和子DAC陣列之間的耦合電容C_S，所述主DAC陣列包括M個量化電容以及第一冗余電容C_R1和第二冗余電容C_R2，M為大于1的正整數(shù)，按權(quán)重由高到低的順序給所述主DAC陣列的M個量化電容編號為C₁、C₂、……、C_M，第一冗余電容C_R1與量化電容C_M的電容值相等，第二冗余電容C_R2與量化電容C_M-1的電容值相等，所述第一冗余電容C_R1和第二冗余電容C_R2依次插在所述量化電容C_M之后；

所述自適應(yīng)預(yù)測區(qū)間的方法是在所述逐次逼近模數(shù)轉(zhuǎn)換器的量化過程中進行預(yù)測區(qū)間的自適應(yīng)調(diào)整，所述基于自適應(yīng)預(yù)測區(qū)間的量化過程包括如下步驟：

步驟一：將所述逐次逼近模數(shù)轉(zhuǎn)換器上電復(fù)位，DAC模塊采樣保持，主DAC陣列中量化電容下極板連接保持不變，子DAC陣列中量化電容的下極板接共模電平，第一冗余電容C_R1和第二冗余電容C_R2的下極板接共模電平；

步驟二：對DAC模塊的輸出信號進行第一次比較產(chǎn)生第一比較結(jié)果b₀，根據(jù)第一比較結(jié)果b₀切換第一冗余電容C_R1，若b₀＝1，則將第一冗余電容C_R1下極板從共模電壓切換至地電壓，若b₀＝0則將第一冗余電容C_R1下極板從共模電壓切換至參考電壓，切換之后對DAC模塊的輸出信號進行第二次比較產(chǎn)生第二比較結(jié)果b₁；

步驟三：比較步驟二的兩次比較結(jié)果，若b₀≠b₁則預(yù)測正確，量化剩余位數(shù)，完成本次量化；若b₀＝b₁，根據(jù)第二比較結(jié)果b₁切換第二位冗余電容C_R2，若b₁＝1，則將第二冗余電容C_R2下極板從共模電壓切換至地電壓，若b₁＝0則將第二冗余電容C_R2下極板從共模電壓切換至參考電壓，切換之后對DAC模塊的輸出信號進行第三次比較產(chǎn)生第三比較結(jié)果b₂；

步驟四：比較第二比較結(jié)果b₁和第三比較結(jié)果b₂，若b₁≠b₂則預(yù)測正確，此時根據(jù)第三比較結(jié)果b₂調(diào)整預(yù)測區(qū)間，當(dāng)?shù)谌容^結(jié)果b₂＝1時，將此時主DAC的預(yù)測碼字-1形成新的預(yù)測區(qū)間；當(dāng)?shù)谌容^結(jié)果b₂＝0時，將此時主DAC的預(yù)測碼字+1形成新的預(yù)測區(qū)間，量化剩余位數(shù)，完成本次量化；若b₁＝b₂，預(yù)測錯誤，將主DAC陣列中量化電容的下極板接共模電平復(fù)位，再從最高位開始量化。