[發明專利]半導體芯片封裝和疊層封裝

在審

• 申請號: 201711303574.6
• 申請日: 2017-12-08
• 公開（公告）號: CN108281408A
• 公開（公告）日: 2018-07-13
• 發明（設計）人: 蔡憲聰;王學德
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 何青瓦

本發明公開一種半導體芯片封裝和疊層封裝，半導體芯片封裝包括：基板；安裝在所述基板上的半導體裸片，其中所述半導體裸片包括設置在所述半導體裸片的有源表面上的接合焊盤以及覆蓋所述接合焊盤周邊的鈍化層，其中所述鈍化層中的接合焊盤開口暴露于所述接合焊盤的中心區域；導電漿料柱，印刷在所述接合焊盤暴露的中心區域上；以及接合線，固定在所述導電漿料柱的上表面。由于導電漿料柱的彈性特性，在導電漿料柱上形成接合線后，導電漿料柱會迅速恢復它的形狀，可以避免相鄰接合焊盤之間的短路，并且可以采用更小的接合焊盤開口和接合焊盤間距。同時施加在頂部裸片的突出側邊緣上的應力可以減少或避免，引線接合工藝的生產量也得到提高。

技術領域

本發明涉及半導體技術領域，更具體地，涉及一種半導體裝置和疊層封裝。

背景技術

本發明涉及集成電路和半導體芯片封裝的相互連接。

集成電路(IC)裸片(die)是形成在例如硅晶片的半導體晶片(semiconductorwafer)上的小器件。這種裸片通常是從晶片上切割下來后連接到基板以形成相互連接的重新分布。之后裸片上的焊盤通過引線接合法與基板上的引線電連接。然后將裸片和接合線用塑封材料(molding compound)包封以形成半導體封裝。

通常，包封在半導體封裝中的引線在載體內的導體網絡中重新分布，并且在半導體封裝外部的端子陣列中終止。制造商已經在單個包裝中堆疊了兩個或更多個裸片。這種器件有時被稱為多芯片堆疊封裝(stacked multichip package)。

圖1中示出了通常地一個的多芯片堆疊封裝。在該結構中，第一裸片11安裝在基板10上。然后可以將第二裸片12粘合地固定到第一裸片11的上表面，從而形成裸片堆疊結構。當從上方觀察時，第二裸片12與第一裸片11部分重疊。然后使用常規的焊線機，通過接合線16和18將第一裸片11和第二裸片12與基板10上各自的接合指(bond finger)電連接。密封劑材料20在基板10上模制，以提供密封蓋板。

如本領域已知的那樣，間接式針腳接合工藝(stand-off stitch bondingprocess)通常包括將平頂凸塊放置在諸如鋁焊盤的有源集成電路(IC)焊盤上，然后從基板或封裝反向接合到平頂球凸塊。然而，這樣難以在與突出側邊緣12a相鄰的第二裸片12的接合焊盤上形成引線接合18。焊線機引起的應力可能導致第一裸片11和第二裸片12之間的剝離，并降低了生產率。

發明內容

有鑒于此，本發明提供一種半導體裝置和疊層封裝，使得施加在頂部裸片的突出側邊緣上的應力可以減少或避免，引線接合工藝的生產量也得到提高。

根據本發明的第一方面，公開一種半導體芯片封裝，包括：基板；安裝在所述基板上的半導體裸片，其中所述半導體裸片包括設置在所述半導體裸片的有源表面上的接合焊盤以及覆蓋所述接合焊盤周邊的鈍化層，其中所述鈍化層中的接合焊盤開口暴露于所述接合焊盤的中心區域；導電漿料柱，印刷在所述接合焊盤暴露的中心區域上；以及接合線，固定在所述導電漿料柱的上表面。

根據本發明的第二方面，公開一種半導體芯片封裝，包括：基板；安裝在所述基板上的半導體裸片，其中所述半導體裸片包括設置在所述半導體裸片的有源表面上的接合焊盤以及覆蓋所述接合焊盤周邊的鈍化層，其中所述鈍化層中的接合焊盤開口暴露于所述接合焊盤的中心區域；導電漿料柱，印刷在所述接合焊盤暴露的中心區域上；導電跡線，印刷在所述鈍化層上并與所述導電漿料柱電連接；再分布接合焊盤，印刷在所述鈍化層上，其中再分布接合焊盤通過所述導電跡線與所述導電漿料柱電連接；以及接合線，固定在所述再分布接合焊盤的上表面。

根據本發明的第三方面，公開一種疊層封裝，包括：底部封裝，安裝在基板上的第一半導體裸片和安裝在基板的下表面上的多個焊球，其中所述第一半導體裸片由第一塑封材料包封；導電跡線，印刷在所述第一塑封材料上的；以及第二半導體裸片，安裝在所述第一塑封材料上。