[發明專利]一種優化NCSI時鐘信號線等長的結構

有效

• 申請號: 201711295046.0
• 申請日: 2017-12-08
• 公開（公告）號: CN108009114B
• 公開（公告）日: 2020-09-29
• 發明（設計）人: 榮世立
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 張亮

本發明涉及一種優化NCSI時鐘信號線等長的結構，其特征在于，包括主板和網卡，所述主板上設置有BMC芯片、時鐘源以及主板接口，所述的BMC芯片與主板接口連接；所述的時鐘源通過L2時鐘線連接到主板接口，所述的時鐘源通過T1時鐘線連接到第一時鐘信號連接器，第一時鐘信號連接器通過T2時鐘線連接到第二時鐘信號連接器，第二時鐘信號連接器通過T3時鐘線連接到BMC芯片；所述的網卡包括網卡接口和PHY芯片，所述的PHY芯片與網卡接口之間通過L4時鐘線連接，所述的主板接口和網卡接口之間通過L3線纜連接。

技術領域

本發明屬于服務器時鐘線路設計技術領域，具體涉及一種優化NCSI時鐘信號線等長的結構。

背景技術

隨著IT技術的快速發展，人們對服務器的管理技術要求得越來越高，其中可靠性和穩定性是一個非常重要的指標要求。

現有技術中常規的做法是：利用BMC芯片通過NCSI信號總線連接網卡芯片，通過共享服務器網卡芯片的網口把服務器的監控信息發送出去或者接收進來。

在服務器系統NCSI鏈路設計過程中，時鐘信號線的等長設計尤為重要。比如：AST2500在使用外部50MHz時鐘源時，要求NCSI時鐘信號線4inch等長。

例如：某NCSI鏈路拓撲如圖1所示，該鏈路使用外部50MHZ時鐘源，其中BMC芯片為AST2500，鏈路中有一段線纜用于連接主板和網卡。圖中實線代表NCSI數據鏈路，虛線代表時鐘鏈路， L1 、L2、L3、L4分別為各部分時鐘線長度；根據 AST2500芯片對時鐘信號的要求，從50MHZ時鐘源到主板BMC和到網卡PHY芯片的時鐘線至多有4inch的長度差。即圖1中L1與L2+L3+L4的和相差4inch以內。由于鏈路中有線纜，通常情況下從50MHZ時鐘源到網卡PHY芯片的長度要大于到主板BMC的長度；針對上述鏈路，通常會在主板上將50MHZ時鐘源到BMC的時鐘線繞長，以滿足時鐘線等長要求，繞線示意圖，如圖2所示。但是，當線纜較長或者主板上空間有限時，并不能單純的通過繞線方式滿足時鐘線設計要求。且當鏈路時鐘線不滿足設計要求時會惡化信號質量，常常導致一些不可預見問題的出現，極大的增加了系統設計風險。此為現有技術的不足之處。

因此，針對現有技術中的上述缺陷，提供設計一種優化NCSI時鐘信號線等長的結構；以解決現有技術中的上述缺陷，是非常有必要的。

發明內容

本發明的目的在于，針對上述現有技術存在的缺陷，提供設計一種優化NCSI時鐘信號線等長的結構，以解決上述技術問題。

為實現上述目的，本發明給出以下技術方案：

一種優化NCSI時鐘信號線等長的結構，其特征在于，包括主板和網卡，所述主板上設置有BMC芯片、時鐘源以及主板接口，所述的BMC芯片與主板接口連接；

所述的時鐘源通過L2時鐘線連接到主板接口，所述的時鐘源通過T1時鐘線連接到第一時鐘信號連接器，第一時鐘信號連接器通過T2時鐘線連接到第二時鐘信號連接器，第二時鐘信號連接器通過T3時鐘線連接到BMC芯片；

所述的網卡包括網卡接口和PHY芯片，所述的PHY芯片與網卡接口之間通過L4時鐘線連接，所述的主板接口和網卡接口之間通過L3線纜連接。

作為優選，所述的BMC芯片為AST2500芯片。

作為優選，所述的時鐘源為50MHZ時鐘源。

本發明的有益效果在于，主板上增加兩個時鐘信號連接器，時鐘線從時鐘源引出以后進入第一時鐘信號連接器，經時鐘線纜到第二時鐘信號連接器，再經過板載走線到BMC。

在主板上增加兩個NCSI時鐘信號連接器，通過在時鐘信號鏈路中引入線纜以解決時鐘信號線等長的問題。