[發明專利]一種多余度系統數據采集的時標對齊方法

在審

• 申請號: 201711293760.6
• 申請日: 2017-12-08
• 公開（公告）號: CN108227561A
• 公開（公告）日: 2018-06-29
• 發明（設計）人: 胡銳;張軍;遲文明;李淵;饒曉;孫吉洪
• 申請（專利權）人: 中國航空工業集團公司成都飛機設計研究所
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 中國航空專利中心 11008
• 代理人: 王中興

本發明屬于航空工程應用技術領域，涉及一種多余度系統數據采集的時標對齊方法。本發明步驟如下：a)將每張采集卡與每個余度VMC或RN目標機的調試接口依次連接，作為數據采集的鏈路；b)每張采集卡的CPLD中設置計數器，用計數值作為時間標簽，對采集的目標機數據包進行時序標記；c)主控卡的FPGA中設置10MHz高性能時鐘源，通過硬線引出，同步驅動b)中所有計數器；d)采集卡中的實時嵌入式軟件每次接收到目標機采集數據時，讀取b)產生的時標值，同采集數據一起轉發給主控PC機；e)主控PC機的解析軟件根據時標值，將多余度目標機數據包在同一時間軸上展開分析，達到還原真實目標機時序的目的。

技術領域

本發明屬于航空工程應用技術領域，涉及一種多余度系統數據采集的時標對齊方法。

背景技術

WL-A飛機管理系統采用多余度架構，每個余度通道的飛機管理計算機(以下簡稱VMC)和遠端節點(以下簡稱RN)進行數據采集后，需要在同一時間軸上展開分析，面臨多通道時標對齊的問題。如果直接采用VMC/RN目標機的心跳值作為時標進行通道數據對齊，當VMC之間本身已經處于失步(非同步)狀態時，會造成時間軸上對齊的數據并不是真正同時發生的，無法還原出系統真實時序；當前飛機管理系統的飛行測試接口(以下簡稱FTI)利用采集主控PC機的時間戳，對各通道采集的數據包進行標記，但受制于PC機windows為非實時操作系統，時序標記操作受其它進程影響較大，且軟件產生的時間戳精度較低(微秒級)，實際使用過程中依然出現了誤對齊或誤失步的現象，嚴重影響數據分析的效果。

鑒于上述兩種方式的局限和不足，尋求一種對多余度VMC/RN數據進行時序標記的方法，對WL-A飛機管理系統的數據采集與分析非常必要。

發明內容

本發明的目的是：鑒于使用多余度系統目標機時標的方式無法適用本身失步的情況，而當前采用主控PC機時標的方式效果不理想、精度低的不足，本發明利用嵌入式采集設備中的硬件資源產生時標，由實時嵌入式軟件獲取時標標記接收數據包，實現了一種實時性強、精度高、可行的采集數據時序標記與對齊方法。

本發明的技術方案是：一種多余度系統數據采集的時標對齊方法，其步驟如下：

a)將每張采集卡與每個余度VMC或RN目標機的調試接口依次連接，作為數據采集的鏈路；

b)每張采集卡的CPLD中設置計數器，用計數值作為時間標簽，對采集的目標機數據包進行時序標記；

c)主控卡的FPGA中設置10MHz高性能時鐘源，通過硬線引出，同步驅動b)中所有計數器；

d)采集卡中的實時嵌入式軟件每次接收到目標機采集數據時，讀取b)產生的時標值，同采集數據一起轉發給主控PC機；

e)主控PC機的解析軟件根據時標值，將多余度目標機數據包在同一時間軸上展開分析，達到還原真實目標機時序的目的。

本發明的有益效果是：由于本發明時標的產生和獲取過程與目標機時序無關，當目標機余度通道之間失步或目標機本身就是異步工作時，也可以進行正常進行時標對齊；基于CPLD/FPGA硬件資源和實時嵌入式軟件的標記方式，有效克服了當前系統基于windows系統主控PC方式的不足，保證了實時性和精度；技術方案易于實現，可行性強。

本發明已經在WL-A飛機的飛機管理系統綜合監控與VMC機載軟件調試中實施，解決了多余度系統數據采集與分析過程中時標對齊的難題，使多余度系統真實時序可以進行還原分析，提高了系統實驗與軟件調試的可靠性。

附圖說明

圖1為本發明多余度系統數據采集的時標對齊方法的軟硬件原理圖。

具體實施方式

下面結合附圖及實施例對本發明的具體實施方式做進一步說明。