[發明專利]一種用于鎖相環的快速頻帶鎖定電路

有效

• 申請號: 201711292794.3
• 申請日: 2017-12-08
• 公開（公告）號: CN107911115B
• 公開（公告）日: 2021-07-06
• 發明（設計）人: 張濤;邱丹;蘇小波
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H03L7/18
• 分類號: H03L7/18;H03L7/10
• 代理公司: 總裝工程兵科研一所專利服務中心 32002
• 代理人: 楊立秋

本發明公開了一種用于鎖相環的快速頻帶鎖定電路，可實現對振蕩器陣列的快速選取及鎖定。該電路利用了二分法對輸入控制進行判斷，最終得到鎖相環頻帶控制信號。本發明提出的頻帶快速鎖定電路包括反相器、選擇器、寄存器、加法器、移位器和D觸發器。本專利電路可實現鎖相環頻帶的快速選擇和鎖定，對于2^N?1個振蕩器陣列組來說，最大鎖定周期由傳統順序法的2^N?2次降低為N次，該電路對于N值較大的振蕩器陣列組可極大的加快頻帶鎖定速度。

技術領域

本發明涉及鎖相環及微電子技術領域，特別涉及一種用于鎖相環的快速頻帶鎖定電路。

背景技術

鎖相環電路是轉換器電路、頻率合成器、FPGA、DSP等電路重要組成模塊，主要為系統提供時鐘，其信號質量直接影響到電路系統的工作質量。現代集成電路系統工作頻帶范圍普遍較寬，導致目前的鎖相環電路均需求較大頻率帶寬，但目前工藝條件下LC振蕩器只在很小的頻率帶寬下才有良好的線性調諧，所以應用中一般采用振蕩器陣列組來覆蓋應用帶寬。傳統方法采用手動配置或順序掃描方式，配置繁瑣且鎖定時間很慢，本專利利用二分法對輸入進行判斷，可實現頻帶的快速選擇和鎖定，可廣泛用于具有振蕩器陣列組的高性能鎖相環設計。

發明內容

針對帶振蕩器陣列組的高性能鎖相環的應用需求，本發明提出了一種快速頻帶鎖定電路，可實現對振蕩器陣列的快速選取及鎖定。

本發明的快速頻帶鎖定電路包括反相器、選擇器、寄存器、加法器、移位器和D觸發器。反相器INV輸入連接dir，輸出dirn連接MUX2；選擇器MUX1輸入連接top和(top+bottom)/2，輸出連接寄存器組DFF1，選擇信號連接dir；選擇器MUX2輸入連接(top+bottom)/2和bottom，輸出連接寄存器組DFF2，選擇信號連接dirn；加法器SUM輸入連接DFF1輸出端和DFF2輸出端，輸出連接移位器；移位器輸出連接寄存器DFF3；DFF3的C輸入端連接lck。

進一步的，所述的輸入判定信號dir由環路濾波器輸出，輸入鎖定信號lck由鎖定判決電路輸出，其輸出vco_sel提供給振蕩器陣列組用于選擇振蕩器組。

進一步的，寄存器組數量M值由需控制的振蕩組數量決定，當控制的振蕩器組數量為2^N-1個時，M值應滿足M=2^N-1。

進一步的，所述電路可輸出2^N-1個控制碼。

本專利電路利用二分法的原理對輸入dir進行判斷，可實現頻帶的快速選擇和鎖定。

附圖說明

為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域的普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1 帶振蕩器陣列組的鎖相環原理圖；

圖2 N=5的快速頻帶鎖定電路；

圖3 振蕩器陣列組電路圖；

圖4 最大鎖定循環次數。

具體實施方式

為了使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明作進一步地詳細描述，顯然，所描述的實施例僅僅是本發明一部份實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其它實施例，都屬于本發明保護的范圍。

下面結合附圖對本發明作進一步說明。

需要說明的是，所描述的實施方式僅用于對相關領域人員更好的了解本發明的原理和實施細節，并不會因此構成對本發明的任何限制。