[發明專利]半導體器件的互連結構及其制造方法

有效

• 申請號: 201711290392.X
• 申請日: 2017-12-08
• 公開（公告）號: CN109427655B
• 公開（公告）日: 2020-12-29
• 發明（設計）人: 游佳達;李凱璿;陳燕銘;徐志安;楊世海
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/538
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種器件和形成方法，器件包括：導線，設置在襯底上方；第一介電層，設置在襯底上方并且與導線共面；第二介電層和第三介電層，第二介電層設置在導線上方，第三介電層設置在第一介電層上方；以及通孔，延伸穿過第二介電層并且連接至導線。第二介電層和第三介電層共面，并且第二介電層和第三介電層具有不同的組分。在一些實施例中，在導線上選擇性地沉積第二介電層。本發明的實施例還涉及半導體器件的互連結構及其制造方法。

技術領域

本發明的實施例涉及半導體器件的互連結構及其制造方法。

背景技術

半導體集成電路(IC)工業已經經歷了指數增長。IC材料和設計中的技術進步已經產生了多代IC，其中每一代都具有比前一代更小和更復雜的電路。在IC演化過程中，功能密度(即，每芯片面積的互連器件的數量)普遍增加，而幾何尺寸(即，可以使用制造工藝產生的最小的組件(或線))減小。這種按比例縮小工藝通常通過提高生產效率和降低相關成本來提供益處。這種按比例縮小也已經增大了處理和制造IC的復雜度，并且為了實現這些進步，需要IC處理和制造中的類似發展。

例如，多層互連(MLI)用于連接各個器件(晶體管、電阻器、電容器等)以形成IC。在典型的多層互連結構中，導線(例如，銅線)位于堆疊的介電層中并且通過從一層至另一層的通孔連接。該工藝將多個導電部件與上面和下面的層對準。可以通過用光刻(或光刻法)工藝制造的圖案限定該對準。有時，光刻工藝之間的覆蓋誤差可以導致通孔相對于目標導電部件的未對準。未對準的導電部件可以導致與附近的導電部件的意外的橋接(短路)，產生IC缺陷；導致下面的層的過度蝕刻，產生IC可靠性問題；或導致導電部件的期望的互連件之間的未對準，從而產生開口的風險。隨著IC持續微型化，這種導電部件(例如，通孔-線)未對準問題越來越成為問題。

發明內容

本發明的實施例提供了一種半導體器件，包括：導線，設置在襯底上方；第一介電層，設置在所述襯底上方并且與所述導線共面；第二介電層和第三介電層，所述第二介電層設置在所述導線上方，所述第三介電層設置在所述第一介電層上方，其中，所述第二介電層和所述第三介電層共面，并且所述第二介電層和所述第三介電層具有不同的組分；以及通孔，延伸穿過所述第二介電層并且連接至所述導線。

本發明的另一實施例提供了一種制造半導體器件的方法，包括：在設置在襯底上方的第一介電層中形成導電部件；在所述導電部件上形成第二介電層，并且在所述第一介電層上方形成第三介電層，其中，所述第二介電層和所述第三介電層具有不同的組分；在圖案化的第二介電層中蝕刻通孔開口，暴露所述導電部件；以及用導電材料填充所述通孔開口。

本發明的又一實施例提供了一種制造半導體器件的方法，包括：形成多層互連(MLI)結構的第一層，其中，所述第一層包括第一金屬線和第一電介質；在所述第一金屬線上方形成第二介電層，并且在所述第一電介質上方形成第三介電層；在所述第二介電層中選擇性地蝕刻開口以暴露所述第一金屬線；在所述開口中形成導電通孔；以及形成所述多層互連結構的第二層，所述第二層包括第二金屬線，并且其中，所述導電通孔互連所述第二金屬線和所述第一金屬線。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據本發明的各個方面的示出制造具有互連件的IC的方法的實施例的流程圖。

圖2A、圖3A、圖4A、圖5A、圖6A、圖7A、圖8A、圖9A和圖10A示出了處于圖1的方法的各個處理階段的器件的實施例的立體圖；圖2B、圖3B、圖4B、圖5B、圖6B、圖7B、圖8B、圖9B、圖10B和圖10C示出了根據一些實施例的處于圖1的方法的各個處理階段的器件的實施例的相應的截面圖。

圖11示出了根據一些實施例的半導體器件的實施例的截面圖。

具體實施方式