[發明專利]一種無運放帶隙基準電路

有效

• 申請號: 201711289801.4
• 申請日: 2017-12-07
• 公開（公告）號: CN107992146B
• 公開（公告）日: 2019-10-29
• 發明（設計）人: 阮建新;肖培磊;羅永波;宣志斌
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 總裝工程兵科研一所專利服務中心 32002
• 代理人: 楊立秋

本發明提供一種無運放帶隙基準電壓電路，包括第零、一、三、四MOS管組成的鏡像電流源，以及第五、六、七、八MOS管組成的鏡像電流源；第一三極管的集電極和第二三極管基極相連；第二三極管的集電極和第三三極管基極相連；第三三極管的集電極和第四三極管的發射級相連；第四三極、五三極管的基級通過第三電阻和第二三極管的集電極、第三三極管的基級、第一MOS管的源級相連并直接輸出基準電壓。本發明的帶隙基準電壓為負溫度系數的基極?發射極電壓之差與一個正溫度系數的電壓之和，使帶隙基準電壓幾乎不受溫度的影響，穩定性高，省去了運算器放大器，避免了由于運放差分輸入失配而引起的輸入失調，具有高精度、結構簡單、實用性強的特點。

技術領域

本發明屬于半導體集成電路技術領域，具體涉及一種無運放帶隙基準電壓電路。

背景技術

帶隙電壓基準電路廣泛地應用于模擬和混合電路中，如A/D轉換器、D/A轉換器、電壓調諧器、電壓表、電流表等測試儀器以及偏置電路等等。帶隙基準電壓電路通常為其他模塊提供高精度、低溫度系數的電壓或電流，其性能直接或間接決定了整個集成電路系統的性能指標。

帶隙基準電壓電路的基本原理是將一個具有負溫度系數的電壓與一個具有正溫度系數的電壓以合適的權重相加，從而得到一個零溫度系數的電壓。三極管的基極與發射極的電壓之差V_be具有負的溫度系數，其與溫度相關的表達式如下：

其中V_g0為絕對溫度為0K時的帶隙基準電壓；

V_be0為當溫度為T₀、集電極電流為I_C0時基極與發射極之間的電壓；

n為三極管的結構參數；

k為玻爾茲曼常數；

q為電子的電荷量。

圖1是一種傳統的電壓求和產生帶隙基準的結構框圖。它包括一個運算放大器A0，兩個電阻R1和R2，三個PNP三極管和三個PMOS晶體管，由PMOS管M1和M2實現的電流鏡與運放A0構成負反饋環路，從而使節點A與節點B的電壓相等。三極管Q1基極與發射極電壓之差V_be1，三極管Q2基極與發射極電壓之差V_be2。在相同的電流下，由于三極管Q1和Q2的并聯的個數的不同，導致Q1和Q2的電流密度不同，從而使電阻R1上的壓降即為V_be1和V_be2之差ΔV_be，ΔV_be與絕對溫度成正比，其表達式如下：

其中為三極管Q1和單個三極管Q2的電流密度比，I_C1和I_C2分別為流過Q1和單個三極管Q2的電流，N為并聯的三極管Q2的個數；因此流過電阻R1電流I_C2是一個與絕對溫度成正比的電流。

電流I_C3與電流I_C1、I_C2存在鏡像關系，三者相等。最終電流I_C3通過電阻R2產生一個正溫電壓與負溫電壓V_be3求和產生基準電壓V_REF：

由式(3)可以看出，通過合理選擇R2與R1的比值和N的值，即可得到較小溫度系數的基準電壓。然而現有的這種帶隙基準電壓電路產生基準電壓的方式一些不足：電路中需要一個差分運放，其存在輸入失調V_OS，會影響基準電壓的溫度系數，而且這增加了電路設計的難度以及電路的功耗。