[發明專利]一種基于分離統計高效收集的性能統計電路

有效

• 申請號: 201711283733.0
• 申請日: 2017-12-06
• 公開（公告）號: CN108108149B
• 公開（公告）日: 2021-12-24
• 發明（設計）人: 牛少平;魏艷艷;韓一鵬;鄧藝;郝沖
• 申請（專利權）人: 中國航空工業集團公司西安航空計算技術研究所
• 主分類號: G06F5/06
• 分類號: G06F5/06
• 代理公司: 中國航空專利中心 11008
• 代理人: 王迪

本發明屬于集成電路技術領域，公開了一種基于分離統計高效收集的性能統計電路，包含可配置參數寄存器1、采樣計數器2、鎖定計數器3、FIFO及寫、讀FIFO邏輯4。本發明能夠根據所需采樣周期，在規定時刻采樣所有需要收集性能統計數據的寄存器中的鎖定值，將所采樣數據通過寫通路寫入本單元的數據緩沖FIFO中，當存入FIFO的值滿足通過AXI總線向DDR寫數據的最大burst長度或當前統計數據讀取完畢時，一次性將FIFO中的數據以burst的形式通過AXI總線存入DDR中。可準確高效的收集并存儲不同模塊的數據并最終發送至存儲設備，支持主機配置本模塊功能的開啟及關閉、采集頻率、存儲地址等信息。

技術領域

本發明屬于集成電路技術領域，涉及一種基于分離統計高效收集的性能統計電路的設計。

背景技術

在大型處理器設計中，需要根據各個模塊的執行情況來判斷處理器的性能。這就需要有一個功能單元在一定的頻率下同時收集各個分離模塊的性能統計數據，該功能單元不僅要求能準確的收集分離模塊的性能統計數據，還要求能匹配各個分離模塊的寄存器、寫入本單元通路及由本單元寫入存儲器通路之間的數據位寬，要同時保證收集與存儲的高效。

發明內容

本發明的目的是：

本發明公開了一種基于分離統計高效收集的性能統計電路，用于在同一時刻收集分離的各個模塊各自產生的性能統計數據。

本發明的技術解決方案是：

一種基于分離統計高效收集的性能統計電路，包含可配置參數寄存器1、采樣計數器2、鎖定計數器3、FIFO及寫、讀FIFO邏輯4；

可配置參數寄存器1，接收外部主機5寫入的采樣統計數據所間隔的時鐘周期、中斷所間隔的采樣次數、統計數據寫入DDR的0區和1區首地址；將采樣統計數據所間隔的時鐘周期發送至采樣計數器2，將中斷所間隔的采樣次數發送至鎖定計數器3，將統計數據寫入DDR的0區和1區首地址發送至FIFO及寫、讀FIFO邏輯4；

采樣計數器2，每時鐘周期計數一次，達到所述采樣統計數據所間隔的時鐘周期時，發送一鎖定信號，鎖存該時刻的統計數據；將性能統計鎖定信號發送至外部3D引擎6和鎖定計數器3；

鎖定計數器3，每收到一次性能統計鎖定信號，鎖定計數器3便計數一次，當計數值達到所述中斷所間隔的采樣次數時，向主機5發送一次中斷信號；

FIFO及寫、讀FIFO邏輯4，接收來自狀態參數管理單元訪問仲裁7的分離統計數據，以及來自可配置參數寄存器1的統計數據寫入DDR的0區和1區首地址，

當采樣計數器2發出鎖定信號后，從狀態參數管理單元訪問仲裁讀取分離統計數據，按照一定順序寫入FIFO及寫、讀FIFO邏輯4的FIFO中，當FIFO存儲數量達到設定值或當前統計數據讀取完畢后，將FIFO中的數據寫入DDR存儲器訪問仲裁8。

FIFO及寫、讀FIFO邏輯4包括：寫FIFO邏輯、FIFO、讀FIFO邏輯；

寫FIFO邏輯讀取狀態參數管理單元訪問仲裁7的分離統計數據，將分離統計數據寫入FIFO中，讀FIFO邏輯將FIFO中的分離統計數據讀取，并以burst形式通過AXI總線連續寫入DDR存儲器訪問仲裁8；

在DDR中性能統計數據的存儲采用雙緩沖機制，分為0區和1區，其首地址由配置的參數寄存器決定，當上電復位首次存儲時，將第一次上報中斷前的所有性能統計采樣數據均連續存儲在0區，第二次上報中斷前的所有性能統計采樣數據均連續存儲在1區，隨后兩區域依次交替存儲。

本發明的技術效果是：