[發(fā)明專利]一種基于FPGA的ARINC659總線測(cè)試系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201711281081.7
• 申請(qǐng)日: 2017-12-06
• 公開(kāi)（公告）號(hào): CN108170563A
• 公開(kāi)（公告）日: 2018-06-15
• 發(fā)明（設(shè)計(jì)）人: 鄧軻;田澤;王泉;淮治華
• 申請(qǐng)（專利權(quán)）人: 中國(guó)航空工業(yè)集團(tuán)公司西安航空計(jì)算技術(shù)研究所
• 主分類號(hào): G06F11/22
• 分類號(hào): G06F11/22
• 代理公司: 中國(guó)航空專利中心 11008
• 代理人: 王迪

1.一種基于FPGA的ARINC659總線測(cè)試系統(tǒng)，其特征在于，包括FPGA數(shù)據(jù)采集配置電路、總線收發(fā)器、PCI總線、ARINC659總線、CPU處理器；

FPGA數(shù)據(jù)采集配置電路與ARINC659總線之間通過(guò)總線收發(fā)器連接，F(xiàn)PGA數(shù)據(jù)采集配置電路通過(guò)PCI總線與CPU處理器連接，

FPGA數(shù)據(jù)采集配置電路對(duì)ARINC659總線數(shù)據(jù)采樣，對(duì)采樣數(shù)據(jù)進(jìn)行濾波，濾波后數(shù)據(jù)進(jìn)行解碼、校驗(yàn)、拼接后，將拼接完成數(shù)據(jù)與CPU處理器進(jìn)行通信；

CPU處理器將來(lái)自FPGA數(shù)據(jù)采集配置電路的數(shù)據(jù)通過(guò)以太網(wǎng)接口傳輸給宿主主機(jī)。

2.根據(jù)權(quán)利要求1所述的一種基于FPGA的ARINC659總線測(cè)試系統(tǒng)，其特征在于，F(xiàn)PGA數(shù)據(jù)采集配置電路包括：

采樣單元，采用高頻時(shí)鐘對(duì)ARINC659總線數(shù)據(jù)采樣，并對(duì)數(shù)據(jù)打本地時(shí)標(biāo)，以約定格式輸出；

濾波單元，對(duì)采樣單元處理后的總線數(shù)據(jù)進(jìn)行數(shù)據(jù)恢復(fù)與去毛刺處理；

檢測(cè)單元，對(duì)濾波單元濾波后的數(shù)據(jù)首先判斷是同步消息還是數(shù)據(jù)消息，如果為同步消息則直接傳送監(jiān)控單元，如果為數(shù)據(jù)消息則將接受的數(shù)據(jù)進(jìn)行解碼并校驗(yàn)，校驗(yàn)后的數(shù)據(jù)與校驗(yàn)狀態(tài)進(jìn)行拼接，拼接成一個(gè)32位的數(shù)據(jù)傳送到監(jiān)控單元

監(jiān)控單元，將32位數(shù)據(jù)與CPU之間通信。

3.根據(jù)權(quán)利要求1所述的一種基于FPGA的ARINC659總線測(cè)試系統(tǒng)，其特征在于，CPU處理器通關(guān)過(guò)以太網(wǎng)連接到宿主主機(jī)，系統(tǒng)測(cè)試的簡(jiǎn)單化。

4.根據(jù)權(quán)利要求1所述的一種基于FPGA的ARINC659總線測(cè)試系統(tǒng)，其特征在于，所述ARINC659總線由時(shí)鐘線、串行數(shù)據(jù)線以及信號(hào)伴隨地和總線帶隙地組成。