[發明專利]一種用于BOC調制的新型接收方法

有效

• 申請號: 201711276590.0
• 申請日: 2017-12-06
• 公開（公告）號: CN109884674B
• 公開（公告）日: 2020-12-08
• 發明（設計）人: 王奕新;左啟耀;劉路;李峰
• 申請（專利權）人: 北京自動化控制設備研究所
• 主分類號: G01S19/37
• 分類號: G01S19/37
• 代理公司: 核工業專利中心 11007
• 代理人: 孫成林

1.一種用于BOC調制的新型接收方法，其特征在于：包括以下步驟：

步驟1包括以下操作：

在FPGA中實現1210MHz本振配置；根據ADF4360-6芯片的DataSheet，通過SPI總線向配置寄存器中寫入相應的值，完成對ADF4360-6芯片的上電配置，配置成功后，輸出1210MHz本振信號用于衛星導航信號下變頻，配置時鐘由10MHz晶振信號經FPGA分頻后通過SPI總線提供；

步驟2包括以下操作：

在FPGA中實現AD9266芯片的配置，由AD9266芯片完成模數轉換；

根據AD9266芯片的DataSheet，通過SPI總線向配置寄存器中寫入相應的值，完成對AD9266芯片的上電配置，配置成功后，以78MHz的采樣速率將模擬衛星信號轉換為數字信號，并濾除多余邊帶；

步驟3包括以下操作：

在FPGA中調用兩個FIR Compiler IP核分別實現上邊帶、下邊帶的帶通濾波；

步驟4包括以下操作：

在FPGA中搭建載波NCO、上邊帶載波NCO、下邊帶載波NCO、副載波NCO和偽碼NCO；

載波NCO通過累加DSP提供的載波頻率控制字，并將累加值作為取樣地址送入相幅轉換電路得到本地復制正余弦載波信號和其中ω_IF為中頻頻率，為本地載波信號初相；

上邊帶載波NCO產生本地正余弦上邊帶載波信號和下邊帶載波NCO產生本地正余弦下邊帶載波信號和其中f_s為副載波頻率；

副載波NCO產生本地復制正余弦副載波信號和其中為本地副載波初相；

偽碼NCO累加DSP提供的偽碼頻率控制字，并根據累加值得到二倍于偽碼速率的半碼片發生使能信號Code_En，對這個使能信號生成的半碼片進行計數，當計數值為偶數時，依次讀取偽碼碼片值，得到本地超前E、即時P和滯后L偽碼序列c(t+D/2)、c(t)和c(t-D/2)，其中D為碼相關器間距，寬度為1碼片；

步驟5包括以下操作：

在FPGA中完成上邊帶支路和下邊帶支路的混頻、偽碼相關、部分累積、FFT和取模，以及兩條支路的取模結果非相干疊加；

上邊帶支路的處理過程如下：

混頻：經上邊帶帶通濾波的衛星中頻信號與上邊帶載波NCO輸出的載波信號混頻；

偽碼相關：在FPGA內部利用Code_En將偽碼NCO輸出的偽碼信號依次延時半個碼片，得到N路并行偽碼，再將這N路偽碼分別與混頻后的上邊帶衛星中頻信號相關，得到N路混頻相關結果；

部分累積：N條支路分別進行50us相關累積，得到M個累積結果，一共N×M個累積結果；

FFT和取模：N條支路上的M個累積結果分別進行L(L≥M)點FFT，并對FFT結果的實部和虛部作取模運算；

下邊帶支路的處理過程與上邊帶類似，只是混頻采用的載波信號由下邊帶載波NCO提供；

上邊帶和下邊帶支路并行處理，在FPGA中實現兩路N×L檢測矩陣的非相干疊加，并將疊加矩陣中的最大值及其地址傳給DSP；

步驟6包括以下操作：

在DSP中實現Tong判決；

在Tong判決器中，計數變量K預設為初始值B，每次FPGA完成一段相干積分時間的捕獲運算并將最大值傳給DSP后，如果最大值超過捕獲門限，則K值加1，否則K值減1；當K值累加至門限值A時，聲明捕獲成功，當K值減至0時，聲明捕獲失敗，開啟下一顆星的捕獲，當K值大于0卻小于A時，繼續該顆星的捕獲；

步驟7包括以下操作：

在DSP中根據捕獲到的多普勒頻率調整本地載波NCO、上邊帶載波NCO、下邊帶載波NCO、副載波NCO和偽碼NCO的頻率控制字；根據捕獲到的碼相位置跟蹤初始相位；

步驟8包括以下操作：

在FPGA中實現數字中頻衛星信號與本地載波、副載波、偽碼信號混頻相關，以及七路相關結果的積分清除；

中頻衛星信號的表達式為

其中，τ為衛星信號時延，為衛星信號初相；

與余弦載波、正弦副載波、超前偽碼混頻相關，再進行積分清除，結果為

與余弦載波、正弦副載波、即時偽碼混頻相關，再進行積分清除，結果為

與余弦載波、正弦副載波、滯后偽碼混頻相關，再進行積分清除，結果為

與余弦載波、余弦副載波、即時偽碼混頻相關，再進行積分清除，結果為

與正弦載波、正弦副載波、超前偽碼混頻相關，再進行積分清除，結果為

與正弦載波、正弦副載波、即時偽碼混頻相關，再進行積分清除，結果為

與正弦載波、正弦副載波、滯后偽碼混頻相關，再進行積分清除，結果為

其中，T為積分時間，為載波相位誤差，為副載波跟蹤誤差，R_c(τ)為偽碼自相關函數；

步驟9包括以下操作：

在DSP中實現載波環、副載波環和碼環的鑒相和濾波；

載波環PLL的鑒相：

副載波環SPLL的鑒相：

碼環DLL的鑒相：

其中，超前支路自相關幅值滯后支路自相關幅值

載波環、副載波環和碼環的濾波分別由三個環路濾波器實現；

步驟10包括以下操作：

DSP輸出相應的載波頻率控制字、副載波頻率控制字和偽碼頻率控制字對FPGA中的本地載波NCO、上邊帶載波NCO、下邊帶載波NCO、副載波NCO和偽碼NCO進行重置。