[發明專利]一種采用SPLL的通用BOC信號無模糊跟蹤技術實現方法

在審

• 申請號: 201711276553.X
• 申請日: 2017-12-06
• 公開（公告）號: CN109884672A
• 公開（公告）日: 2019-06-14
• 發明（設計）人: 王奕新;左啟耀;劉路;李峰
• 申請（專利權）人: 北京自動化控制設備研究所
• 主分類號: G01S19/29
• 分類號: G01S19/29;G01S19/30;G01S19/37
• 代理公司: 核工業專利中心 11007
• 代理人: 孫成林

1.一種采用SPLL的通用BOC信號無模糊跟蹤技術實現方法，其特征在于：包括以下步驟：

步驟1、本地載波NCO、副載波NCO和偽碼NCO分別產生本地載波、本地副載波和本地偽碼信號；

步驟2、數字中頻衛星信號與本地載波、副載波、偽碼信號混頻相關；

步驟3、七路相關結果分別進行積分清除；

步驟4、載波環、副載波環和碼環分別鑒相；

步驟5、三路鑒相結果分別平滑濾波；

步驟6、三路濾波結果分別對本地載波NCO、副載波NCO和偽碼NCO進行反饋調節。

2.如權利要求1所述的一種采用SPLL的通用BOC信號無模糊跟蹤技術實現方法，其特征在于：所述的步驟1包括以下操作：

在FPGA中搭建載波NCO、副載波NCO和偽碼NCO；

載波NCO通過累加DSP提供的載波頻率控制字，并將累加值作為取樣地址送入相幅轉換電路得到本地復制正余弦載波信號和其中ω_IF為中頻頻率，為本地載波信號初相；

副載波NCO通過累加DSP提供的副載波頻率控制字，并將累加值作為取樣地址送入相幅轉換電路得到本地復制正余弦副載波信號和其中f_s為副載波頻率，為本地副載波初相；

偽碼NCO累加DSP提供的偽碼頻率控制字，并根據累加值得到二倍于偽碼速率的半碼片發生使能信號Code_En，對這個使能信號生成的半碼片進行計數，當計數值為偶數時，依次讀取偽碼碼片值，得到本地超前(E)、即時(P)和滯后(L)偽碼序列c(t+D/2)、c(t)和c(t-D/2)，其中D為碼相關器間距，寬度為1碼片。

3.如權利要求1所述的一種采用SPLL的通用BOC信號無模糊跟蹤技術實現方法，其特征在于：所述的步驟2包括以下操作：

在FPGA中實現中頻衛星信號與本地載波、副載波、偽碼的混頻相關；

中頻衛星信號的表達式為

其中，τ為衛星信號時延，為衛星信號初相；

與余弦載波、正弦副載波、超前偽碼混頻相關，結果為

與余弦載波、正弦副載波、即時偽碼混頻相關，結果為

與余弦載波、正弦副載波、滯后偽碼混頻相關，結果為

與余弦載波、余弦副載波、即時偽碼混頻相關，結果為

與正弦載波、正弦副載波、超前偽碼混頻相關，結果為

與正弦載波、正弦副載波、即時偽碼混頻相關，結果為

與正弦載波、正弦副載波、滯后偽碼混頻相關，結果為

4.如權利要求1所述的一種采用SPLL的通用BOC信號無模糊跟蹤技術實現方法，其特征在于：所述的步驟3包括以下操作：

在FPGA中實現七路相關結果的積分清除；

i_IE路積分清除器的輸出結果I_IE為

i_IP路積分清除器的輸出結果I_IP為

i_IL路積分清除器的輸出結果I_IL為

i_QP路積分清除器的輸出結果I_QP為

q_IE路積分清除器的輸出結果Q_IE為

q_IP路積分清除器的輸出結果Q_IP為

q_IL路積分清除器的輸出結果Q_IL為

其中，T為積分時間，為載波相位誤差，為副載波跟蹤誤差，R_c(τ)為偽碼自相關函數。