[發明專利]用于產生真隨機亞穩態觸發器鏈的模型的計算機系統在審
| 申請號： | 201711275069.5 | 申請日： | 2017-12-06 |
| 公開（公告）號： | CN108804954A | 公開（公告）日： | 2018-11-13 |
| 發明（設計）人： | 周浩華;黃智強;劉逸群 | 申請（專利權）人： | 臺灣積體電路制造股份有限公司 |
| 主分類號： | G06F21/72 | 分類號： | G06F21/72;G06F7/58 |
| 代理公司： | 南京正聯知識產權代理有限公司 32243 | 代理人： | 顧伯興 |
| 地址： | 中國臺灣新竹科*** | 國省代碼： | 中國臺灣;71 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 亞穩態 真隨機 觸發器鏈 本原多項式 隨機數序列 噪聲信號 編譯器 低電平 架構 標準胞元 邏輯連接 運算期間 觸發器 計算機系統 統計 微觀 外部 進程 | ||
【權利要求書】：
1.一種用于產生真隨機亞穩態觸發器鏈的模型的計算機系統，其特征在于，所述計算機系統包括：
存儲器，存儲編譯器；以及
處理器，被配置成執行所述編譯器，所述編譯器在由所述處理器執行時將所述處理器配置成：
接收與亞穩態觸發器對應的一個或多個第一標準胞元以及與所述亞穩態觸發器的互補形式對應的一個或多個第二標準胞元；
接收與邏輯電路對應的一個或多個第三標準胞元；以及
根據預定義的本原多項式對所述一個或多個第一標準胞元、所述一個或多個第二標準胞元、及所述一個或多個第三標準胞元進行內連，以產生所述真隨機亞穩態觸發器鏈的所述模型。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司，未經臺灣積體電路制造股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201711275069.5/1.html，轉載請聲明來源鉆瓜專利網。
