[發明專利]一種能降低超結器件導通電阻的外延結構及制作方法

在審

• 申請號: 201711274973.4
• 申請日: 2017-12-06
• 公開（公告）號: CN107833911A
• 公開（公告）日: 2018-03-23
• 發明（設計）人: 張艷旺;吳宗憲;白福瑞
• 申請（專利權）人: 無錫橙芯微電子科技有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/336;H01L29/78
• 代理公司: 無錫市大為專利商標事務所(普通合伙)32104
• 代理人: 曹祖良

1.一種能降低超結器件導通電阻的外延結構，在外延結構的俯視平面上，包含元胞區，所述元胞區包括若干個器件單元體制作區；在外延結構的剖視平面上，所述器件單元體包括第一導電類型重摻雜襯底（1）及位于所述第一導電類型重摻雜襯底（1）上的第一導電類型外延層（3），其特征在于，從所述第一導電類型外延層（3）指向第一導電類型重摻雜襯底（1）的深度方向上設有若干個第一導電類型注入區（31）和若干個第二導電類型注入區（32），所述若干個第一導電類型注入區（31）相連構成第一導電類型柱（4），所述若干個第二導電類型注入區（32）相連構成第二導電類型柱（5），所述第一導電類型柱（4）和第二導電類型柱（5）交替平行分布，共同構成了超結結構；在單個器件單元體制作區內，所述第一導電類型注入區（31）的寬度為X，所述第二導電類型注入區（32）的寬度為Y，所述器件單元體的寬度為L，且2Y+X< L。

2.根據權利要求1所述的一種能降低超結器件導通電阻的外延結構，其特征在于：在高溫退結前，所述第一導電類型柱（4）和第二導電類型柱（5）不相鄰，且第一導電類型柱（4）和第二導電類型柱（5）交替分布的間距相同。

3.根據權利要求1所述的一種能降低超結器件導通電阻的外延結構，其特征在于：所述第一導電類型注入區（31）內填充有第一導電類型雜質，第二導電類型注入區（32）內填充有第二導電類型雜質。

4.根據權利要求1所述的一種能降低超結器件導通電阻的外延結構，其特征在于：可選的在第一導電類型重摻雜襯底（1）和第一導電類型外延層（3）間加入一層第一導電類型緩沖層（2）。

5.根據權利要求1所述的一種能降低超結器件導通電阻的外延結構，其特征在于：對于N型超結器件，所述第一導電類型為N型導電，所述第二導電類型為P型導電；對于P型超結器件，所述第一導電類型為P型導電，所述第二導電類型為N型導電。

6.一種能降低超結器件導通電阻的外延結構制作方法，其特征在于，包括如下步驟：

步驟一. 提供一半導體基板，所述半導體基板包括第一導電類型重摻雜襯底（1），在第一導電類型重摻雜襯底（1）的上表面生長第一導電類型第1外延層；

步驟二. 在第一掩膜板（6）的遮擋下，在第一導電類型第1外延層表面注入第一導電類型雜質，形成第一導電類型第1注入區；

步驟三. 在第二掩膜板（7）的遮擋下，在第一導電類型第1外延層表面注入第二導電類型雜質，形成第二導電類型第1注入區，所述第二導電類型第1注入區位于第一導電類型第1注入區之間；

步驟四. 在第一導電類型第1外延層的表面生長第一導電類型第2外延層；

步驟五. 在第一掩膜板（6）的遮擋下，在第一導電類型第2外延層表面注入第一導電類型雜質，形成第一導電類型第2注入區；

步驟六. 在第二掩膜板（7）的遮擋下，在第一導電類型第2外延層表面注入第二導電類型雜質，形成第二導電類型第2注入區，所述第二導電類型第2注入區位于第一導電類型第2注入區之間，去掉掩膜板；

步驟七. 重復步驟四、步驟五和步驟六，直至形成第一導電類型第n外延層，在第一導電類型第n外延層內形成第一導電類型第n注入區和第二導電類型第n注入區；

步驟八. 在第一導電類型第n外延層表面生長一層第一導電類型頂層外延層，所述第一導電類型頂層外延層、第一導電類型第1外延層直至第一導電類型第n外延層共同形成了第一導電類型外延層（3）；

步驟九. 對第一導電類型外延層（3）進行高溫推結，使不同深度注入的第一導電類型雜質和第二導電類型雜質橫向縱向擴散，形成多個交替分布并相鄰的第一導電類型柱（4）和第二導電類型柱（5）。

7.根據權利要求6所述的一種能降低超結器件導通電阻的外延結構的制作方法，其特征在于：所述第一掩膜板（6）和第二掩膜板（7）放置位置相距D，在單個器件單元體制作區內，第一掩膜板（6）的寬度A=Y+D，第二掩膜板（7）的寬度B=X+2D，且2A -2D +B =L。

8.根據權利要求6所述的一種能降低超結器件導通電阻的外延結構的制作方法，其特征在于：在每層外延層中注入第一導電類型雜質和注入第二導電類型雜質的順序可以互換。

9.根據權利要求6所述的一種能降低超結器件導通電阻的外延結構的制作方法，其特征在于：所述步驟八中的第一導電類型頂層外延層表面可形成超結器件的第二導電類型體區、第二導電類型體區內的第一導電類型源區、第二導電類型體區間的柵氧化層和柵極多晶硅。