[發(fā)明專利]一種肖特基二極管器件及制造方法

在審

• 申請?zhí)枺?/td>: 201711274745.7
• 申請日: 2017-12-06
• 公開（公告）號: CN109887988A
• 公開（公告）日: 2019-06-14
• 發(fā)明（設計）人: 肖勝安
• 申請（專利權）人: 深圳尚陽通科技有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/336;H01L29/872
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 官建紅

1.一種肖特基二極管器件，其特征在于，包括：

半導體襯底；

形成在所述半導體襯底上的外延層，其中，所述外延層開設有多個深槽；

形成在所述深槽內(nèi)壁的電介質層；

形成于所述深槽內(nèi)且位于在所述電介質層之間的多晶硅；及

形成在相鄰的所述深槽之間的所述外延層表面的金屬電極層，所述金屬電極層通過接觸孔與所述多晶硅相連；

其中，所述電介質層至少包括采用第一材料形成的第一電介質層和采用第二材料形成的第二電介質層，所述第一電介質層靠近所述深槽開口方向，所述第二電介質層靠近所述深槽的底部，所述第一材料的介電常數(shù)大于所述第二材料的介電常數(shù)。

2.如權利要求1所述的肖特基二極管器件，其特征在于，所述第一電介質層位于所述深槽的側壁上方，所述第二電介質層位于所述深槽的側壁下方及所述深槽的底部。

3.如權利要求1或2所述的肖特基二極管器件，其特征在于，所述第二電介質層的厚度大于所述第一電介質層的厚度。

4.如權利要求1或2所述的肖特基二極管器件，其特征在于，所述電介質層還包括采用第三材料形成的第三電介質層，所述第三材料的介電常數(shù)大于所述第二材料的介電常數(shù)且小于所述第一材料的介電常數(shù)，所述第三電介質層位于所述第一電介質層與所述第二電介質層之間并且與所述第一電介質層和所述第二電介質層接觸。

5.如權利要求1或2所述的肖特基二極管器件，其特征在于，所述外延層包括第一外延層和第二外延層，所述第一外延層位于相鄰的所述第一電介質層之間，所述第二外延層位于相鄰所述的第二電介質層之間，所述第一外延層具有第一寬度，所述第二外延層具有第二寬度，所述第二寬度大于所述第一寬度。

6.如權利要求5所述的肖特基二極管器件，其特征在于，所述第一寬度為所述第二寬度的30％-70％。

7.如權利要求1所述的肖特基二極管器件，其特征在于，所述第一材料為氮化硅，所述第二材料為二氧化硅。

8.一種肖特基二極管器件的制造方法，其特征在于，包括以下步驟：

步驟一、在半導體襯底上通過外延生長形成外延層；

步驟二、在所述外延層上沉積第一掩膜；

步驟三、對所述外延層進行深槽刻蝕，在所述外延層上沉積有所述第一掩膜以外的位置進行刻蝕形成深槽；

步驟四、去除所述第一掩膜，在所述深槽內(nèi)部表面形成第二電介質層；

步驟五、在形成有所述第二電介質層的深槽中沉積多晶硅；

步驟六、對所述第二電介質層進行刻蝕形成溝槽，在刻蝕形成的溝槽中沉積第一電介質層，所述第一電介質層靠近所述深槽開口方向，所述第二電介質層靠近所述深槽的底部，所述第一電介質層的介電常數(shù)大于所述第二電介質層的介電常數(shù)；

步驟七、在所述外延層上形成金屬電極層，所述金屬電極層與所述多晶硅相連。

9.如權利要求8所述的制造方法，其特征在于，所述第二電介質層的厚度大于所述第一電介質層的厚度。

10.如權利要求8所述的制造方法，其特征在于，所述外延層包括第一外延層和第二外延層，所述第一外延層位于相鄰的所述第一電介質層之間，所述第二外延層位于相鄰的所述第二電介質層之間，所述第一外延層具有第一寬度，所述第二外延層具有第二寬度，所述第二寬度大于所述第一寬度。