[發明專利]一種直擴應答機基帶處理器片上功能自檢測方法及系統

有效

• 申請號: 201711267258.8
• 申請日: 2017-12-05
• 公開（公告）號: CN108234039B
• 公開（公告）日: 2021-06-08
• 發明（設計）人: 李夢良;魏星;謝應輝;樂立鵬
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: H04B17/20
• 分類號: H04B17/20
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 龐靜

一種直擴應答機基帶處理器片上功能自檢測方法及系統：初始化芯片中應答機基帶處理部分；產生信息序列；將信息比特與P路偽隨機序列進行擴頻調制；對擴頻后的P路比特序列進行BPSK調制；將P路BPSK信號合路，得到的測試激勵送應答機基帶處理部分；將應答機基帶處理部分解調出的P路二進制信息比特分別送P個測試輸出管腳輸出。本發明利用芯片內嵌電路來產生被測電路的輸入激勵和控制信號，輸出監測信號判讀簡單，解決了直擴應答機基帶處理器在封裝后功能檢測成本高、效率低、對測試人員能力要求高的問題，在不需要其他復雜測試設備和器件的情況下，可以快速完成對芯片功能的正確性檢測。

技術領域

本發明涉及一種芯片檢測方法，尤其是一種直擴應答機基帶處理器片上功能自檢測方法。

背景技術

直擴應答機基帶處理器是衛星測控分系統的核心器件，且芯片規模大，功能復雜，研制周期短，為芯片封裝后的功能檢測帶來了巨大挑戰。目前，直擴應答機基帶處理器芯片的常用功能檢測方法有以下三種：基于自動化測試設備(ATE)的功能檢測方法、基于專用應答機地面檢測設備的功能檢測方法和基于現場可編程邏輯門(FPGA)器件測試模塊的功能檢測方法。第一種方法，基于自動化測試設備(ATE)的功能檢測方法，該方法通過ATE設備將芯片布局布線后的仿真輸入波形加載到芯片輸入管腳，同時比對芯片實際輸出和仿真輸出是否一致來判斷芯片功能是否正常。該方法的不足之處在于ATE設備仿真比對時間受存儲空間限制，一般只有幾十毫秒的輸出比對時長，測試功能覆蓋率低，很多功能無法測試到，且ATE測試機時昂貴，測試成本高。第二種方法，基于專用應答機地面檢測設備的功能檢測方法，該方法是通過復雜的數字信號處理算法模擬出衛星上行測控信號，然后經過加干擾、衰減，之后下變頻，模數轉換之后輸入給應答機基帶處理器，同時將芯片輸出信號給控制計算機進行解算，來檢測芯片功能和性能。該方法的不足之處在于需要眾多的輔助設備，比如信號源、衰減器、上下變頻器和工控計算機等，系統調試復雜，測試準備周期長，而且在芯片封裝之后的功能檢測重點在于功能是否正確，而不是性能的全面測試。第三種方法，基于現場可編程邏輯門(FPGA)器件測試模塊的功能檢測方法，該方法根據應答機的核心功能，開發一套可以在FPGA上運行的代碼，來完成應答機輸入信號的產生，同時對輸出信號進行監測，從而判斷輸出是否符合預期。該方法的不足在于需要額外購買FPGA芯片和開發工具，制作FPGA測試電路板，增加了測試成本，同時還要求測試人員能夠開發與調試FPGA代碼，無疑也會增加芯片功能檢測的時間。

發明內容

本發明的技術解決問題是：克服現有技術的不足之處，提供了一種直擴應答機基帶處理器片上功能自檢測方法及系統，解決直擴應答機基帶處理器在封裝后功能檢測成本高、效率低的問題，在不需要其他復雜測試設備和器件的情況下，可以快速完成對芯片功能正確性的檢測。

本發明的技術解決方案是：一種直擴應答機基帶處理器片上功能自檢測方法，包括下列步驟：

(1)初始化芯片中應答機基帶處理部分，為應答機基帶處理部分配置P路偽隨機碼序列；

(2)產生自檢信息序列；

(3)將步驟(2)中的信息序列與P路偽隨機序列進行擴頻調制，得到擴頻后的P路比特序列；

(4)對擴頻后的P路比特序列進行BPSK調制，得到P路BPSK信號；

(5)將P路BPSK信號合路，得到的測試激勵送應答機基帶處理部分；

(6)將應答機基帶處理部分解調出的P路二進制信息比特分別送P個測試輸出管腳輸出；如果管腳輸出的信息和步驟(2)中自檢信息序列的比特波形一致，則芯片功能自檢通過；否則，芯片功能自檢失敗。

進一步的，所述步驟(1)中的初始化包括為應答機基帶處理部分配置P路偽隨機碼序列、捕獲積分周期與碼相位駐留時間、捕獲門限、環路積分周期、碼頻率字和載波頻率字，并將芯片置于功能自檢測模式。

進一步的，所述步驟(2)中產生的信息序列是1/0交替的二進制序列。